近日，由 EDA^²主办、中国电子技术标准化研究院和上海电子设计自动化发展促进会共同承办的第四届设计自动化产业峰会IDAS 2026（Intelligent Design Automation Summit 2026）在上海张江科学会堂盛大落幕。作为国内首家EDA上市公司、关键核心技术具备国际市场竞争力的EDA领军企业，概伦电子受邀参加峰会，通过主题演讲、专题论坛承办、展台展示等形式充分展现了公司面向存储芯片、一体化定制芯片与IP、高性能计算与AI芯片、IDM、代工厂及设计公司的COT平台，以及面向前沿器件研究与先进工艺优化等全场景的解决方案，并呼吁联动产业链上下游企业，同筑芯底座，共赢“芯”生态，以EDA+IP赋能产业下一程。

IDAS主论坛上，概伦电子总裁杨廉峰博士发表《同筑芯底座，共赢“芯”生态——EDA+IP赋能产业下一程》主题演讲。他指出，工艺演进持续抬升芯片创新的基础平台，设计与工艺协同优化（DTCO）是释放工艺与设计潜能的核心基础方法论，后续发展的系统与工艺协同优化（STCO）以及2026年华为提出的韬（τ）定律进一步拓展跨层协同优化的边界。EDA是方法学与流程的实现载体，IP是优化结果验证与复用的物理载体，两者协同支撑功耗、性能、面积和成本优化，缩短产品上市时间，提升芯片竞争力。

杨廉峰博士 概伦电子总裁

面向产业下一程，杨廉峰强调以“AI为翼”，加速建模、仿真、设计和验证等环节优化，推动AI能力从工具提效向智能体工作流与生态协同延伸。同时，概伦电子以开放统一标准汇聚多元EDA工具，推进汉擎原生模拟设计平台建设，并携手生态伙伴完善数字设计全流程。他希望，联动晶圆制造、芯片设计、EDA企业、研究机构和行业组织，共同构筑EDA+IP底座平台，以开放合作推动国产产业生态持续创新，同筑芯底座，共赢“芯”生态。

此外，概伦电子通过中国电子技术标准化研究院赛西实验室“标准符合性测试”，是首批通过该认证的五家国产EDA企业之一。

汉擎开放生态以开放统一标准汇聚多元EDA工具，实现开放生态产业化落地。概伦NanoDesigner作为唯一原生汉擎数据库和汉擎PDK（hPDK）的设计平台，承载hPDK及所有支持汉擎接口的其他友商EDA工具，成为汉擎生态构建的载体。降低重复适配，支持多供应商替代，沉淀公共资产，开放hPDK与多工具互操作，才是检验汉擎生态真正落地的核心标准。

概伦电子立足基于汉擎底座原生模拟设计平台，携手产业共建统一开放的工艺数据底座，助力破解行业数据割裂的痛点难题。

峰会期间，概伦电子承办的泛模拟与存储设计、工艺与韬器件两大专题论坛也如期举行。

泛模拟与存储设计论坛由概伦电子副总裁马玉涛主持，并致欢迎辞。

随后，概伦电子总监逯文忠进行《构筑汉擎底座模拟设计平台，共建开放自主产业生态》技术演讲，他介绍了汉擎开放生态与汉擎hPDK标准体系，展示概伦电子的NanoDesigner作为唯一汉擎原生平台，已完成FinFET先进工艺全流程验证并实现流片，平台集成电路编辑、仿真管理、版图设计等能力，支持DRD实时校验与设计左移，开放Python接口兼容多类PV工具，承载汉擎PDK与兼容汉擎接口的任意EDA工具，并探索Agent Tool Use AI赋能方案，助力构建开放自主的模拟芯片产业生态；

浙江创芯PDK部门资深经理欧阳平带来《建设开源工艺平台，赋能产业自主可控与创新发展》演讲。他剖析开源芯片落地痛点，介绍浙江创芯12英寸产教融合公共平台，围绕IC‑AI双向布局，落地硅光中试线，推出55nm开源PDK与普惠MPW流片服务；分享概伦PCellLab、PQLab在PDK开发验证的实践，联动学界、开源社区与产业链共建开源生态，降低芯片创新门槛，助力国内芯片产业自主可控发展；

概伦电子总监任继杰分享《先进工艺存储芯片仿真技术瓶颈突破与全场景优化方案》。针对存储芯片大阵列、数模混合、工艺老化等仿真难点，他介绍了概伦电子NanoSpice Pro X仿真器借助AI智能分区、双引擎架构等技术，实现SRAM、DRAM仿真提速。该工具可完成数模混合仿真、全芯片良率、老化仿真、电路检查，还支持HBM等3D堆叠存储器仿真，通过RC约简与GPU加速优化超大PDN仿真效率，覆盖存储从设计到签核的完整验证流程；

概伦电子资深研发总监宁丹在《eNVM全栈解决方案，赋能AI存算新时代》的分享中表示，随着AIoT市场快速增长，端侧AI对嵌入式存储需求持续提升。依托EDA+IP双核底座战略，概伦整合锐成芯微，拥有MTP、OTP、eFlash等完整eNVM IP技术方案，已实现大规模量产并通过车规级功能安全认证，搭配完善的可靠性测试与一站式IP设计服务，覆盖消费、工业、汽车等场景，为AIoT与TinyML芯片提供全栈嵌入式存储支撑；

分论坛下半场，由国联民生证券电子行业资深分析师王海开场，他围绕《存储：新周期，新机遇——告别周期，AI存力基建化》作分享，从行业周期、需求变化、技术演进及上游设备等多个维度，系统梳理了存储产业的发展趋势。随着AI应用持续发展，数据规模及数据调用频率不断提升，对高带宽、大容量和低延迟存储提出了更高要求，推动存储体系向更加多层次、协同化的方向演进；与此同时，CBA、HBF等新型工艺与架构持续探索，为存储密度、性能和能效提升提供新的技术路径。伴随存储需求增长及技术迭代，相关半导体制造与设备环节也迎来新的发展空间；

杭州广立微子公司总裁曹如平分享《破解硅光的量产壁垒：制造与封测约束左移及数据闭环的软件设计自动化方法》。她从光电子芯片行业背景切入，提出面向可制造、可封装、可测试、良率感知的PDK方案，通过将制造封测约束前置，结合数据闭环的EDA自动化手段，辅以实际案例，解决硅光芯片量产落地难题；

最后，浙江大学林宏焘教授介绍12英寸CMOS光电融合技术，面向AI智算光互联、类脑光计算、量子光计算、自动驾驶激光雷达等场景，布局高精度硅光、光电单片融合、多材料异质集成三大工艺，破解国内工艺、IP、平台三大瓶颈，依托12英寸产教融合平台完成器件验证，以硅光创新联合体对接全球产业链，支撑下一代光电芯片产业化。

概伦电子首席科学家、香港中文大学余备教授带来题为《DTCO跨层协同与创新》的技术演讲，围绕新型器件与工艺发展现状，阐释DTCO作为核心基础方法论的重要价值；他讲解了DTCO闭环针对芯片功耗、性能、面积与成本（PPAC）的多优化目标，从底层器件建模、标准单元库与存储单元特征化到电路级PPA评估的完整技术链路，同时介绍EDA赋能DTCO跨层协同、借助AI智能加速闭环的发展方向，为先进制程芯片研发落地输出创新思路；

北京大学集成电路学院吴恒教授带来题为《倒装堆叠晶体管（FFET）：从概念到实现》的技术演讲，重点介绍Flip‑FET这一突破性堆叠晶体管技术，该技术融合CFET与背偏堆叠FET优势，拥有自对准有源区、栅极以及适配量产的低深宽比工艺；团队完成关键工艺开发并实现电学验证，提出搭载DSI的Flip‑FET方案，在标准单元设计灵活性、面积缩减、PP性能上获得明显增益；进一步提出Flip 3D、Hyper 3D（H3D）全新三维集成范式，实现先进逻辑与封装技术融合，充分释放三维集成的技术潜力；

概伦电子总监章胜在《算力筑基、平台赋能：先进工艺K库和版图自动化实践》分享中指出，先进工艺下K库开发面临仿真规模暴涨、低压模型一致性难、算力资源消耗巨大等行业难题。概伦电子依托算力底座与EDA‑IP平台，推出NanoCell、NanoRam、NanoLV、AutoCell全套K库和自动化建库解决方案，覆盖标准单元、SRAM特征化、库质量校验与版图自动化，借助万核分布式并行与云上加速技术，实现单元库开发降本增效，实测验证在7nm/5nm先进工艺下完成版图快速生成，显著提升先进工艺节点单元库的开发效率与交付能力；

论坛下半场中，行芯科技销售总监王思齐带来《从PDK到量产：先进工艺时代如何共建设计制造协同生态》主题分享。聚焦双面中道、背面金属等前沿工艺，剖析设计制造协同的关键痛点，指出PEX寄生抽取必须打通DRC/LVS、APR上下游工具链路。在量产环节，要依托3D Pattern实现精细化电容提取，通过硅片实测QA完成模型校准，迭代优化Techfile参数以覆盖多工艺角；最后进一步展望3DIC架构下PEX、STA与时序ECO的技术落地路径；

鸿芯微纳研发副总裁冯春阳在《先进工艺下时序签核的挑战与应对》的报告中指出，先进工艺时序签核需要完成库模型升级，依托Referenced CCB瞬态联合求解实现波形传播精准计算，推动波形‑串扰耦合迭代成为标准签核流程；未来还将借助机器学习加速求解，并融合电源噪声、热效应与老化效应，进一步完善时序分析能力；

概伦电子研发主管徐历柔在《从工具到内核：EDA与IP协同应用实例》演讲中分享道，SRAM‑IP开发中，面临巨大RC网表在仿真上的困难，过度简化网表又带来不可忍受的失真，在仿真时间与准确度之间，依靠EDA与优化的方法论合理简化了网表，同时达到兼顾仿真时间与准度的实践。最后再以PPA的功耗倾斜表现上，预告了未来DTCO的发展趋势与重要性。

峰会现场，概伦电子展台展示其面向存储芯片、一体化定制芯片和IP设计、算力/AI芯片、IDM/代工厂及设计公司COT平台，以及面向前沿器件研究与先进工艺优化等全场景解决方案，为参会者提供了直观了解公司核心产品和技术的机会，搭建了交流合作的平台。

未来，概伦电子将以先进工艺筑基，以DTCO为核心牵引，STCO为有力武器，通过EDA+IP承载联合AI加速，携手产业链上下游和生态伙伴，推动国产EDA+IP产业迈入全新征程。