三星电子正着手进行光刻技术的创新，从1纳米（nm）工艺开始，预计最早将于2030年实现商业化。该公司计划将下一代极紫外（EUV）技术“高数值孔径极紫外（High-NA EUV）”应用于1nm工艺的大规模生产，目前正专注于商业化技术开发。

三星电子的朴昌珉先生于11日在京畿道水原会议中心举行的“2026下一代光刻 图案化大会（NGL 2026）”上，就该公司的光刻技术路线图发表了上述评论。光刻技术是指在半导体晶圆上蚀刻电路的过程。

三星电子已将极紫外光刻技术应用于大规模生产，首先应用于8纳米或更小的先进代工工艺。 与传统半导体光刻工艺中使用的氟化氩（ArF）材料相比，极紫外光刻的波长短1/13（13.5纳米）。 

得益于此，原本需要多次曝光（多重曝光）的超精细工艺，现在只需更少的曝光次数，甚至一次曝光即可完成。减少曝光次数有利于降低制造成本，提高生产效率。

三星电子也在致力于开发高数值孔径极紫外光刻（High-NA EUV），这是下一代极紫外光刻技术。其大规模量产的目标是实现1纳米（A10；A是埃，是0.1纳米的单位）工艺。

朴解释说：“我们希望将高数值孔径极紫外光刻技术应用于2nm和1.4nm工艺的量产，但技术上仍需改进。我们预计从A10及以下工艺开始就需要高数值孔径极紫外光刻技术，因此我们正在与各合作伙伴开展联合研发。”

鉴于此，三星电子预计将于2030年左右将高数值孔径极紫外光刻技术应用于量产。在成功实现2nm工艺商业化后，三星电子计划于2029年量产1.4nm（SF1.4）工艺。据报道，该公司将于2030年开始量产SF1.4 （1.4nm工艺的改进版本）和1nm工艺。

高数值孔径极紫外光刻技术（High-NA EUV）将镜头的数值孔径（NA）从传统的0.33提升至0.55。数值孔径是指镜头聚光能力。数值越高，分辨率越高，就越容易实现更精细的电路。

利用高数值孔径 (High-NA) 技术，以往即使采用传统极紫外光刻 (EUV) 也需要多次曝光才能实现的超精细工艺，现在只需一次曝光即可完成。这显著提高了成本效益。由于曝光只需进行一次，电路设计也更加灵活。

然而，高数值孔径极紫外光刻技术难度极高，设备也十分昂贵。相关的材料技术，例如掩模和薄膜，也必须先进。因此，业界预计未来工艺中将结合使用极紫外多重曝光和高数值孔径极紫外单次曝光技术。

朴表示：“基于 0.33 NA EUV 的多重曝光技术将成为 1.4 纳米和 1 纳米工艺的主流技术。”他补充道：“我认为高数值孔径曝光技术将是下一代工艺的主要技术。”

英特尔入局，台积电等待

据外媒bits-chips在早前的一篇文中中说，ASML 传达的信息很明确：台积电采购 High-NA（高数值孔径）光刻设备只是时间问题。一旦该技术达到完全成熟，High-NA 将比 Low-NA（低数值孔径）的多重曝光更具成本效益。

报道认为，ASML 与台积电正在通过媒体进行一场隔空博弈。台积电不想买 High-NA 机器，而 ASML 则在新闻稿中指着芯片行业曾经的落后者说：看，英特尔可是很想要我们的顶级机器呢。

台积电公开表示 ASML 最新款的 EUV 扫描仪太贵了。Veldhoven（ASML 总部所在地）高层一定觉得必须对此做出反击。而英特尔将 High-NA 引入量产恰好提供了一个绝佳的机会。对于英特尔来说也是如此——这家美国芯片制造商必须倾尽全力来挽回其受损的声誉，双方自然一拍即合。

因此，在公布半年财报的同时，ASML 发布了一份新闻稿，其中包含了英特尔工厂部门执行副总裁兼总经理 Naga Chandrasekaran 的积极表态：“这一里程碑反映了英特尔与 ASML 之间紧密的技术合作，并展示了 High-NA EUV 如何在大规模先进半导体制造中实现集成。”

报道表示，英特尔如此急于合作推广 High-NA 是可以理解的。在过去四分之一世纪里，每当涉及光刻技术时，英特尔的策略总是摇摆不定。这种屡次选错路线的积累，直接导致其失去了市场领导地位和市值。

在很长一段时间里，英特尔都是全球最大的芯片制造商。在光刻技术方面，所有人都在看这家硅谷巨头的脸色。在世纪之交前后，它曾是 EUV 的主要推动力量。然而最终，英特尔却选择将筹码全部押在浸润式光刻的多重曝光上，而不是直接上 EUV——事后看来，这是半导体工业史上最大的败笔之一。

结果是，这家美国巨头落后太多，以至于不得不将其最先进的芯片交由台湾生产。顺便提一句，在相当长一段时间内，台积电还为三星 Galaxy 手机生产应用处理器，因为三星当时在韩国也没能让 EUV 成功跑通。

因此，ASML 的暗示十分清晰：台积电，你可要当心了。英特尔正在激进地投资先进技术，并试图通过其代工业务抢走你的客户。但到目前为止，台湾方面的反应依然平静；至少在目前，High-NA 还没有出现在他们的路线图上。

在半年财报发布后的分析师会议上，Christophe Fouquet（ASML CEO）指出，台积电开始使用 High-NA 只是时间问题，尽管他并没有点出台积电的名字。在回应关于 High-NA 是否太贵的问题时，他反驳称这只是暂时的。High-NA 将变得越来越成熟，并最终比 Low-NA 多重曝光更具吸引力。“我们目前基本上是在致力于将 High-NA 平台推进到 Low-NA 的成熟水平，”Fouquet 表示。他补充道，一旦 ASML 实现了这一点，High-NA 就会展现出超越现有技术的成本优势。Fouquet 强调：“当平台达到合适的成熟度时，High-NA 就会被应用。”

现在看起来，英特尔愿意承担开拓 High-NA 的沉重负担，而台积电则采取了更为从容的态度。

在光刻战略方面，我们究竟应该更信任谁？是一个无法再跟上摩尔定律脚步、且在 AI 热潮中收入下滑的产品公司，还是一个主导着半导体行业节奏、目前制造了全球几乎所有先进芯片和硅系统的晶圆代工厂？

我的判断是，幕后正在上演一场完全不同的游戏。看看 Christophe Fouquet 在半年财报会议上对逻辑芯片市场趋势的评价就知道了。这位光刻机巨头的 CEO 虽然没有点台积电的名字，但该公司目前制造了全球 90% 最先进的芯片。

Fouquet 表示，逻辑芯片制造商（意指台积电）目前正在开发 1.4 纳米节点的芯片工艺，同时也正在针对最新一代 AI 加速器投资 2 纳米和 3 纳米的产能。但这还远远没有结束，台湾厂商还在继续投资 4 纳米和 5 纳米芯片，这些芯片支持着 AI 系统中最先进的处理器和 ASIC（专用集成电路）。因此，ASML 今年交付的系统数量增长了 25% 以上。

每一个技术层级都需要光刻系统，这一点从 ASML 给供应商提出的需求中也可见一斑。近几个月来，该设备制造商告知其供应商，明年所需的零部件将多于先前的预期。

当谈到赢面最大的光刻战略时，我们不应再仅仅局限于最先进的工艺节点上。Low-NA EUV 多重曝光与曝光次数更少的 High-NA EUV 之间的权衡确实重要，但我估计，围绕 High-NA 的热议很大程度上是为了维持股价高位。投资者急于听到能够进一步缩小器件尺寸的新一代机器——他们中的大多数人仍然生活在摩尔定律的二维世界里。

与此同时，另一个趋势正在对利润率、系统性能和成本产生更大的影响。这场游戏被称为异质集成（Heterogeneous Integration）。尤其是混合键合（Hybrid Bonding），它是一个改变游戏规则的技术。这项技术使芯片制造商能够将不同工艺节点生产的芯片智能地组合在一起。其结果是，硅系统的性能可以媲美甚至超越单片 2D 芯片。

要在这类系统中找到最佳平衡点，是一道极其复杂的谜题。像台积电和 SK 海力士这样的芯片制造商应该在哪个工艺节点生产哪些部分？像苹果、博通、Marvell 和英伟达这样的系统公司又该如何将它们结合起来？这是一个包含众多变量的复杂优化问题，包括良率、性能、工艺成本、热管理等等。

混合键合的使用量即将呈指数级增长，设备厂商 Besi 在今年 6 月的年度投资者日上就展示了这一点。目前，全球安装的混合键合设备只有几百台，主要集中在台积电。Besi 预计，到 2030 年这一数字将增长到 1,150 至 2,200 台，并且 Besi 目前已经具备了生产 300 台此类机器的产能。

ASML 现在也在探寻自己在 3D 集成中希望扮演什么角色，这绝非毫无缘由。但无论如何看，未来几年 ASML 的营收大概率都会上升——无论 High-NA 是否在这一增长中占据很大份额。