过去25年，铜（Cu）是这张网络的绝对主角。

1997年，IBM首次将铜互连商用，凭借1.68μΩ·cm的低电阻率和优异的抗电迁移能力，铜全面替代铝，让芯片互连线电阻降低约40%，处理器性能提升约15%。配合双镶嵌（Dual Damascene）工艺，铜互连支撑着行业从180nm一路走到3nm，成为摩尔定律延续的关键基石。

然而，随着技术节点不断缩小，金属线间距持续下降：3/2nm节点约23nm pitch，14A节点约20nm pitch。当尺寸进入这个尺度时，铜互连的一系列问题开始出现。

• 电阻急剧上升：铜的电子平均自由程在室温下约为40nm，当互连线宽小于这一尺度时，电子表面散射和晶界散射显著增强。10nm线宽下，铜的电阻率可比体电阻率值增加约10倍，直接导致RC延迟飙升。

• 电迁移（EM）可靠性降低：线宽缩小导致电流密度飙升，高电流密度驱动铜原子发生定向迁移，产生金属空洞、线路断裂，芯片可靠性急剧下降。

• 阻挡层挤占导电空间：铜原子扩散性强，必须搭配钽/氮化钽（Ta/TaN）阻挡层防止扩散，这层厚度通常在3-5nm。当金属间距降至20nm以下时，阻挡层可能占据整体截面的30%甚至更多。真正用于导电的铜芯越来越细，而占据空间的“无效”材料越来越多。

• 寄生电容增强：金属线之间距离越来越小，寄生电容上升，RC delay增大。目前互连已经消耗了设备功率的三分之一，并占芯片RC延迟的75%。

• 铜填充越来越难：随着沟槽深宽比持续提升，铜种子层难以实现均匀覆盖，电镀填充时极易产生空洞（void）。这些微小缺陷不仅拉低良率，更会在高电流密度下引发电迁移（EM），导致金属原子迁移、线路空洞断裂，芯片可靠性大幅下降。尽管行业通过钴衬垫、钌衬垫、铜回流工艺、激光退火等手段不断为铜延寿，但所有方案都只是“止血”，无法从根本上逆转尺寸效应的物理规律。

值得注意的是，以上问题并非孤立存在。IBM在《Advanced Interconnect Technologies for Cu Extension and Beyond》报告中强调：“fill、R、EM是一个耦合问题，而不是三道独立问题。”铜互连之所以能延续25年，靠的是高可靠性和成熟的双镶嵌工艺；但在先进节点，填充缺陷、线电阻上升和电迁移退化这三大结构性问题彼此耦合、相互放大，已经无法通过单一工艺优化来解决。

因此，行业越来越清晰地认识到：铜的电阻上升，是物理必然，不是材料纯度问题。铜技术作为一种“填充”工艺，其物理上限已肉眼可见。

面对铜的延伸困境，产业界和研发机构已将目光投向替代材料：从渐进式的单质金属替代，到颠覆式的新型材料体系，后铜时代的技术路线图正逐渐清晰。

基于第一性原理计算，科研人员对元素周期表上的各种金属进行了系统评估。分析结果表明，钴（Co）、钌（Ru）、钼（Mo）是目前三个最具前景的候选材料——它们在内聚能、导电性、热稳定性等方面都展现出优于或至少不逊于铜的特性，其共同优势是更短的电子平均自由程、更强的抗电迁移能力，以及更低的阻挡层依赖，在纳米尺度下的综合表现优于铜，是铜之后第一梯队的候选者。

• 钴：承上启下的过渡方案

钴在互连领域的应用并非全新概念。实际上，在先进制程中，钴早已作为铜阻挡层的衬垫材料被广泛使用，用于改善铜的润湿性、提升填充能力并抑制电迁移。

从材料特性来看，钴的熔点高达1495°C，比铜高出近400°C，具有更高的热稳定性和更强的抗电迁移能力。钴的电子平均自由程较短，电阻尺寸效应更弱，在14nm以下电阻优于铜。同时，钴的填洞能力在先进制程节点下表现优异，能够更加致密地填充狭窄空间。钴还兼容电镀沉积工艺，现有铜电镀设备经过适当改造后可直接用于钴的电镀，这让它成为10-14nm节点的理想过渡方案。

目前，钴已在7nm工艺节点的接触互连层实现应用，英特尔在其10nm和7nm制程中率先引入了钴互连，三星的7nm和5nm制程也广泛采用了钴。

但钴的局限性同样明显：当节点进一步向7nm以下推进，钴的电阻率仍会显著上升，无法支撑更极限的缩放，更像是铜延伸阶段的补强方案。

• 钌：重构互连体系的核心候选

如果说钴是在现有技术框架内的渐进式改良，那么钌（Ru）则代表着一种更具颠覆性的突破。

作为铂族金属，钌的体电阻率约7.1μΩ·cm，虽高于铜的1.68μΩ·cm，但电子平均自由程仅约6.6nm，对尺寸缩放极不敏感——线宽越窄，钌的相对优势越突出。这使得其在7nm以下特征尺寸仍能保持相对稳定的电阻特性。

钌最核心的优势在于无需扩散阻挡层。铜互连需要阻挡层、衬垫层、种子层多层结构，而钌互连仅需极薄的粘附层即可直接沉积，这意味着在相同线宽下，钌的有效导体积分远高于铜，实际线电阻反而更低。同时钌的熔点高达2334℃，电迁移活化能是铜的3倍以上，可靠性优势显著。

更重要的是，钌推动了互连工艺的范式转变：从传统的双镶嵌工艺，转向减法工艺（Subtractive）。

双镶嵌工艺的思路是先刻介质、再填金属，适合铜这种难以直接刻蚀的材料。但对于钌等高表面能金属，镶嵌填充易出现“线扭曲”（line wiggling）问题——侧壁金属因内聚力发生拉链式收缩，导致线宽周期性波动，额外增加电阻。

而减法工艺反其道而行之：先沉积整层金属，再通过干法刻蚀直接成形，既规避了填充缺陷，又能提升导体体积占比，还能更方便地集成空气隙（Airgap）降低寄生电容。目前IMEC提出的半镶嵌（Semi-damascene）方案、IBM的TopVia顶层通孔架构，都围绕钌与减法工艺展开。

在铜统治了30年之后，钌似乎在可制造性和可靠性方面走得最远。它可以通过多种方式沉积，包括溅射（PVD）、化学气相沉积（CVD）、原子层沉积（ALD）或化学镀。

台积电、英特尔、IBM和三星等公司正在研究基于钌的互连集成方案。例如，台积电2nm制程规划采用单大马士革钌工艺；英特尔18A/20A节点也将钌互连纳入路线图，在≤25nm间距下实现了减成法钌与空气间隙集成，线间电容降低25%；三星在300nm²超细互连线中，ALD钌较传统溅射钌电阻降低46%；imec已在300mm晶圆上实现了16nm间距两层钌互连，良率超过95%，平均电阻656Ω/μm，创下纪录。

当然，钌也并非完美。作为稀有贵金属，其成本高昂，大马士革工艺的材料浪费进一步推高成本；同时钌的 CMP 抛光、刻蚀选择性仍需优化，大规模量产的工艺窗口还在持续打磨。

• 钼：存储领域率先突围

与钴、钌聚焦逻辑芯片不同，钼（Mo）的突破率先出现在存储领域。

在3D NAND中，当堆叠层数突破300层，传统钨字线的电阻会急剧飙升，且需要额外的阻挡层占用空间。钼因此成为首选——电阻率比钨低30%-40%，且不易扩散，无需阻挡层，能大幅降低字线电阻。

三星从2024年量产的第九代286层3D NAND产品开始引入钼，其规划的400层以上产品将全面采用钼字线；SK海力士计划于2026年底量产的375层产品已确定将部分字线从钨换为钼。

除了存储，钼在逻辑芯片的接触层和局部互连中也有应用潜力。钼在纳米尺度下具有低电阻率，且不易扩散至介质材料，无需额外阻挡层即可降低接触电阻；同时钼可通过原子层沉积（ALD）制备，易于整合进现有刻蚀和CMP工艺。Lam Research的实验数据显示，无阻挡层的混合钼互连方案较传统铜双大马士革设计可降低总电阻约56%。

不过，钼的氧化问题可能导致电阻升高，且其电学、热学性能受沉积工艺参数影响显著，仍需进一步优化。

在单质金属之外，金属间化合物是另一类极具潜力的替代方案，典型代表如NiAl、CuAl₂、RuAl等。

这类材料的核心优势在于扩散稳定性极强——相邻原子间的强化学键使其在高温下不易扩散。部分含铝化合物还能与 SiO₂反应形成自限性氧化层，有望实现无衬里互连，进一步释放导电空间。理论预测，在 8nm 以下线宽，NiAl、CuAl₂的电阻率将低于传统 TaN/Cu/TaN 结构，同时空隙填充性更优。

不过金属间化合物的产业化仍面临工艺挑战：传统PVD沉积难以实现高深宽比沟槽的保形填充，铝基材料在纳米尺度易表面氧化导致电阻升高，新型制备工艺与钝化方案仍在开发中。

如果说单质金属和金属间化合物是在传统框架内优化，那么拓扑半金属则代表着一种根本性的范式突破——试图从根本上改写“线宽越小、电阻越高”的物理规律。

传统金属的导电依赖体态电子，尺寸缩小会加剧散射导致电阻上升；而拓扑半金属拥有拓扑保护的表面费米弧电子态，表面电子散射极低。当导线尺寸减小，表面积与体积比增大，表面态的贡献占比提升，甚至可能出现“线宽越窄、电阻率越低”的反常特性——这正是突破铜互连极限的关键所在。

目前最受关注的拓扑半金属材料，当属磷化钼（MoP）与砷化铌（NbAs）。

• 磷化钼：产业推进最快的拓扑方案

磷化钼是近期最受关注的拓扑半金属材料之一。在2026年IEEE VLSI Symposium上，三星先进技术研究院首次公开报道了MoP作为下一代无阻挡BEOL互连材料的系统性验证。

据工程数据显示，采用TCVD磷化工艺制备的MoP薄膜，块体电阻率仅为9.8-12.9 μΩ·cm，为现有拓扑半金属材料中最低水平。三星采用TCVD磷化工艺，在SiO₂介质基底上成功制备了多晶MoP薄膜，并通过光刻和电子束缩线批量制备了40nm标准互连线。实测40-105nm宽度的MoP互连线，线宽越窄整体电阻越低，完美适配M0/M1本地高密度窄布线层。可靠性测试方面，40nm MoP互连线击穿电压约30V，综合可靠性大幅超越铜。

• 砷化铌：实验室里的性能极限

砷化铌（NbAs）是另一类重要的Weyl半金属。

近日，康奈尔大学Yeryun Cheon，Judy J. Cha教授团队在《Science》上发表成果，通过热机械纳米压印技术成功制备出直径可控、最小可达40nm的单晶Weyl半金属砷化铌NbAs纳米线，40nm纳米线的室温电阻率仅为10.5±1.9 μΩ·cm，较块体材料降低70%，且电阻率随直径减小而降低，同等尺寸下电阻率优于钴和钌。

这种反常行为归因于表面主导的导电机制——拓扑费米弧表面态的载流子寿命比体态高出两个数量级。

NbAs纳米线还表现出46.3±20.3 MA/cm²的高击穿电流密度和良好的空气稳定性（表面会自生成3nm自钝化氧化层），综合性能处于拓扑半金属纳米线的行业顶尖水平。

对纳米线和块体晶体的进一步表征表明了高击穿电流密度、稳定性和热导率。这些特性表明NbAs纳米线作为下一代互连材料的潜力，有望超越当前铜基互连所面临的性能极限。

NbAs Weyl半金属的理论计算

NbAs纳米线与其他有潜力的拓扑半金属纳米结构的基准对比

但NbAs的研究仍处于起步阶段，产业化仍有很长的路要走：砷元素的毒性带来环保与工艺风险，现有的纳米成型技术与CMOS产线兼容性差，晶圆级批量制备、刻蚀集成、高温氧化防护等问题都待解决。

更长远来看，以石墨烯、非晶氮化硼为代表的二维材料，为互连技术提供了原子级的解决方案。

石墨烯拥有极高的载流子迁移率和原子级厚度，理论上可构建极致密度的互连线；氮化硼则可作为高性能绝缘层，抑制线间串扰。二者搭配有望构建出全新的二维互连体系。

但二维材料的大规模高质量制备、与现有半导体工艺的兼容性，仍是横亘在产业化面前的巨大障碍，目前更多停留在基础研究层面。

从铝到铜，一次材料变革支撑了半导体行业二十余年的性能增长。如今铜互连逼近物理极限，再次开启了互连技术多元化创新的新阶段。

产业界正在从“如何优化填充”的思维，转向“如何更好地刻蚀成形”的新思路：

• 短期内，钴、钌、钼等单质金属配合工艺架构创新，将率先完成先进节点的铜替代，减法工艺、半镶嵌、TopVia、空气隙等技术将共同重构BEOL的技术体系；

• 中长期来看，金属间化合物、拓扑半金属将逐步走向台前，凭借独特的材料特性突破传统金属的尺寸边界；

• 而二维材料等前沿方向，则为更长远的技术演进保留了想象空间。

过去几十年，芯片行业的叙事围绕晶体管展开。但当工艺进入亚2nm时代，决定芯片性能上限的，或许不再是晶体管本身，而是连接它们的那一根根金属线。互连技术，正悄然成为后摩尔时代的核心战场