平整度不再仅仅指基材的弯曲程度是否超过特定限度。翘曲现在表现为一系列局部形状特征，可能影响从粘合和对准到良率和可靠性等方方面面。

这种转变迫使制造商在流程早期就将材料性能、工艺历史、表面计量和模拟联系起来，因为“足够平整”是一个不断变化的目标，取决于下一个工艺步骤的要求。

首要挑战在于确定平面度偏差的根源。在先进封装中，相同的平面度数值可能掩盖截然不同的失效机制，这取决于变形是源于基板弯曲、芯片局部倾斜、层间重分布变化、键合、化学机械抛光 (CMP)、局部应力还是热膨胀系数不匹配。

Wooptix光学业务发展副总裁Adam Cheung表示：“业界需要停止将平面度视为一个单一的全局机械指标。在先进封装领域，平面度是由多种不同长度尺度的因素共同决定的，这些因素都源于工艺本身。其中一些特征表现为极小的弯曲或翘曲，而另一些则直接影响局部斜率、芯片间共面性、键合、化学机械抛光（CMP）、重分布层、热效应或材料不匹配等引起的表面变形。”

这种区别将问题从封装是否扁平转变为粘合、CMP、热膨胀系数 (CTE) 不匹配和热效应的哪些形状成分对良率、可靠性和最终系统性能贡献最大。

多种因素共同作用，使得翘曲更难控制。人工智能和高性能计算封装尺寸越来越大，将更多的硅面积放置在有机或玻璃基结构上。芯片集成和HBM堆叠引入了具有不同热膨胀系数的异质材料。混合键合和细间距互连缩小了表面偏差的容差范围。此外，面板级加工会放大几何结构中每一种热效应和机械效应，即使是微小的材料特性差异也会导致较大的变形。

在面板尺度上，整个材料堆叠层都会影响翘曲。这使得材料选择和工艺顺序密不可分。堆叠层中的每种聚合物都有其自身的转变温度。每一层金属都有其自身的热膨胀系数、厚度和图案密度。每一步固化都可能在添加下一层之前引入残余应力。最终形成的结构，其在任何给定时刻的力学状态都反映了之前所有的热处理和化学处理历史。

从晶圆到面板的过渡阶段，各种相互依存关系的管理难度最大。适用于 300 毫米晶圆的技术并不能自动扩展到更大的矩形面板。涂层均匀性和应力分布在大面积上都更难控制，而且不匹配材料的累积效应会随着几何形状的增大而加剧，因为这种几何形状没有天然的边界来限制这种效应。或许正是由于这些原因，业界才选择从小尺寸面板入手，例如 310 x 310 毫米的面板。

“从晶圆到面板的转换会带来材料稳定性问题，例如涂层不均匀以及更高的应力和翘曲程度，”布鲁尔科学公司封装解决方案业务开发工程师哈米德·戈拉米·德拉米表示。“面板级封装需要具有更高热稳定性和机械稳定性的新型临时粘合材料。”

对于HBM应用而言，这种限制尤为突出，因为DRAM芯片必须大幅减薄。临时键合层的总厚度变化决定了减薄均匀性的下限，任何由此产生的不均匀性都可能传递到后续工艺步骤中。

传统的翘曲计量可以检测包装的翘曲。但先进的包装越来越需要“形状计量”，即能够将变形特征与工艺特征和最终结果联系起来的密集表面数据。获取更多的表面数据点——并且要足够早地获取数据以便采取行动——比提高任何单个测量的精度都更为重要。采样稀疏的高分辨率工具可能会错过决定包装能否正确粘合、对齐或屈服的形状特征。

张先生表示：“传统的平整度指标已经不够用了。因此，我们正在开发晶圆本身的高密度数据图，未来还将应用于面板。它旨在全面描述这些垂直集成系统最终是否能够以可键合、可对准和可靠的方式运行，并实现高良率。”

其价值不仅仅在于发现包装变形，更在于收集足够的表面数据，将原始测量结果转化为过程信息，并识别哪些特征是由过程引起的，它们在流程中的哪个环节产生，以及需要采取哪些纠正措施。

关键在于，形状计量只有与器件特性分析相结合，并转化为可控的行动方案时才能发挥作用。目前大多数计量都是基于目标值的，即在特定时刻将特定特征与参考值进行比较。而先进封装技术需要的是在关键工艺交接点进行重复的高密度表面形状测量，以便在下一步开始之前，能够弥补上一步引入的变形。随着封装尺寸的增大和公差的收紧，每次后续操作都会因错误假设而累积成本。

玻璃有所改进，但并未彻底解决问题

玻璃载体和基板因其刚性、表面光滑度、适用于激光脱粘的光学透明性以及可在宽范围内调节的热膨胀系数 (CTE) 而成为先进封装的理想选择。最后一点尤为重要。与 CTE 调节范围有限的有机堆叠基板不同，玻璃可以根据各种集成要求进行配方调整。

“玻璃的热膨胀系数可调，范围从每摄氏度3.4到10.6ppm，” ASE项目经理Wiwy Wudjud说。“这非常灵活，具体取决于您使用的材料或工艺要求。”

玻璃的可调性，加上其光滑的表面和适用于紫外及激光剥离的光学透明性，使得玻璃载体在需要稳定支撑、精细对准和洁净剥离的先进封装工艺中变得越来越重要。但即使在300毫米晶圆尺度上，玻璃的加工挑战也十分严峻。而在面板尺度上，这些挑战更是成倍增加。

玻璃也无法解决异构堆叠中固有的热膨胀系数不平衡问题。封装中硅面积越大（例如，芯片组、HBM立方体、桥接芯片等），无论基板材质如何，热膨胀方程就越不平衡。解决之道并非强行将翘曲的结构展平，而是从一开始就设计堆叠结构，使相互竞争的热膨胀系数分布得更均匀。

“如果你把所有低热膨胀系数（CTE）的器件都放在一个地方，把所有高热膨胀系数的器件都放在另一个地方，那只会自找麻烦，” Amkor芯片和FCBGA集成副总裁Mike Kelly表示。“物理定律不会改变。所以我们将会看到一些新的设计理念，旨在平衡封装横截面上的热膨胀系数。”

玻璃的可调性有所帮助，而且热膨胀系数 (CTE) 匹配的玻璃基板也即将问世。但玻璃只能解决部分问题。除非整个堆叠架构在设计时就考虑到了 CTE 平衡，否则翘曲、芯片移位、开裂和应力集中等问题会在流程的其他环节再次出现。即使 CTE 匹配良好的玻璃基板位于包含八个 HBM 立方体的多芯片模块下方，仍然需要应对显著的不对称性，而仅仅依靠加强环或固定结构等机械约束来解决这个问题，只会增加其他环节的应力，并不能消除整个系统的应力。

由于混合键合的容差范围比基于焊料的互连窄得多，因此对表面控制的要求也更高。界面处没有有机物来提供容差。颗粒、表面形貌和化学机械抛光（CMP）工艺偏差都可能成为良率限制因素，而这些因素在传统的前端工艺中并不存在。

此外，表面还必须经过特殊处理，以适应键合后的退火步骤。铜和氧化物在加热条件下的行为不同，化学机械抛光（CMP）工艺必须同时考虑这两种特性。

“你必须控制好表面形貌，”安可公司的凯利说道。“氧化物需要非常平整，因为真正起作用的是将氧化物聚集在一起的化学机制，而不是铜。铜只是搭便车而已，在退火步骤中被压在一起。”

铜相对于氧化物略微凹陷。退火过程中，随着温度升高，由于铜的热膨胀系数（CTE）远高于硅，铜会膨胀。如果在这一步骤中施加过大的压缩力，铜就会发生塑性变形。因此，“足够平整”的标准取决于具体的工艺。在某一步骤中通过检验的表面，可能无法满足后续氧化物键合化学或铜退火的要求。翘曲和表面形貌不仅仅是机械测量指标，它们直接决定了键合是否正确形成。

翘曲过程模拟只有在跟踪制造过程中每个步骤的应力累积，而不仅仅是预测最终封装状态时才有效。无论是在加工、测试还是现场操作中，每一次热变化都会产生相同的热膨胀系数不匹配，而这种不匹配正是组装过程中导致翘曲的原因。玻璃、铜和硅对这种载荷的响应截然不同。

Synopsys首席产品经理Lang Lin表示：“无论是在测试、制造还是部署过程中，温度的升降都会对热膨胀系数（CTE）产生影响。我们这里讨论的是玻璃、铜和硅，它们的CTE值差异很大。这些材料完全不同，热循环会导致严重的开裂和可靠性问题，尤其是在玻璃能够承受多大应力方面。”

这正是工艺模拟的难点所在。模型必须以材料属性作为输入，并追踪制造过程中每个步骤的应力累积情况。然而，模拟所需信息与制造商愿意提供的信息之间始终存在差距。基材供应商的工艺配方和精确的材料配方都是具有竞争优势的资产，将其共享给第三方模拟工具并非易事。

林说：“我们的仿真工具需要基板制造商的材料属性信息。这些信息可能包括用于构建加密技术文件的测量校准材料属性。”

如果没有这种相关性，大多数模型都依赖于通用材料库，这些材料库虽然对于理解相对应力行为和测试设计方向仍然有用，但对于预测实际工艺结果的精度较低。因此，实际建议是在进行物理实验之前，先使用最佳可用材料数据运行仿真。

一旦测量并了解了翘曲情况，制造商就面临选择——尝试消除翘曲、绕过翘曲，或者重新设计工艺流程，使其在正确的时间达到正确的形状。每种方法都有不同的成本和不同的权衡取舍，大多数生产流程都会结合使用这三种方法。

最直接的机械方法是物理约束，例如在光刻或键合过程中使用真空吸盘将翘曲的基板拉平，或者使用加强环和保持结构来抵抗热变化引起的变形。这些方法应用广泛且通常有效，但它们也有局限性。真空吸盘无法在不产生影响工艺的接触问题的情况下固定翘曲超过一定阈值的基板，而约束封装变形的加强筋并不能消除应力，它们只是重新分布应力，通常会将应力集中在焊点或其他可靠性关键界面处。

第二种方法是补偿——测量表面形状并据此调整后续工艺步骤。光刻工具可以根据测量到的弯曲度对曝光场进行校正。芯片放置设备可以根据表面图调整拾取放置坐标。其假设并非封装体是平的，而是其形状足够精确，以便在下一步进行校正。高密度表面计量正是在此发挥了直接作用。它不再仅仅是质量检查，而是成为工艺控制回路的输入。

第三种方法，也是业界日益趋向的方法，是重新设计堆叠结构和热处理工艺，从结构上最大限度地减少翘曲，而不是事后进行纠正。

硅片减薄就是一个例子。更薄的芯片作为低热膨胀系数（CTE）的加强层，机械强度较低，这意味着其他材料堆叠层对最终形状的影响更大，可以通过设计使其更加平坦。但缺点是散热性能。更薄的硅片横向散热效率较低，这对于高功率数据中心设备来说是一个真正的限制因素。

“如果硅片更薄，允许一定程度的翘曲，就能降低低热膨胀系数硅片的影响，”凯利说。“极端情况下，你可以把它做得非常薄，但那样它就会完全贴合它所附着物体的形状。”

最精密的办法是优化制造工艺本身的热曲线，从而最大限度地降低工作温度下的应力，而不是室温下的应力。大多数封装都是在室温下组装和测量的，但它们的实际运行温度却高达 90 至 100 摄氏度甚至更高。在制造过程中，每一次固化、层压和热循环都会在叠层结构中留下残余应力。如果制造工艺经过精心设计，工作温度下的热膨胀就可以抵消这些残余应力，而不是增加它们，从而使封装在实际应用中保持更平衡的机械状态。

问题在于，这种优化方式制备的封装在室温下的性能可能不如按照传统热设计制造的封装。即使在现场性能良好，其在检测台上的弯曲度或平面度也可能超出标准规范。这直接挑战了现行的验收标准，因为这些标准是基于室温测量以及“组装时封装越平整越好”的假设而制定的。

随着人工智能工作负载的增加，运行温度也会升高，业界或许需要重新考虑室温下的平整度是否是合适的衡量标准。我们的目标并非是生产出在装配线上平整的封装，而是在现场运行的温度和负载条件下，封装在关键位置保持平整，或者至少在公差范围内。

“你会看到越来越多的人致力于研究针对工作温度而非室温优化的应力/应变曲线，”凯利说道。“封装刚下线时可能具有比预期更高的初始应力，但当其工作温度升至90或100度时，应力实际上会降低。这就是我们的目标——在制造过程中控制热历史，使封装在实际运行时达到最佳机械状态。当然，这前提是能够通过JEDEC封装级可靠性测试，该测试也涵盖了极端温度条件。”

这些纠正策略依赖于更早的测量数据和更多信息。生产线末端的简单编号即可告诉你是否合格。每次流程交接时采集的密集表面图可以告诉你哪个步骤产生了问题、问题是如何演变的，以及下一步需要考虑哪些因素。

Wooptix公司的张先生表示：“平面度并非唯一能帮助客户解决制造难题的因素。某些形状测量方法也能帮助他们调试工艺问题。制造商们正苦于应对这些特殊结构，不得不通过计量学来解决，而形状测量无疑是解决此类挑战最直接的方法。”

“足够平整”的标准并非一个统一的数字，而是取决于工艺流程的下一步。即使封装满足简单的弯曲度要求，在混合键合过程中仍可能出现问题，因为局部氧化层表面状况、铜凹槽、颗粒以及纳米级形貌都会影响键合的正确形成。在RDL沉积后看起来合格的面板，可能已经积累了足够的残余应力，导致芯片在下一次温度变化过程中发生移位。室温下平整的基板，在工作温度下可能变得非常不平整，而工作温度下的平整度才是真正重要的。

正如业界逐渐认识到的那样，更有效的框架在于：当前包装形状是否与后续所有步骤兼容；以及能否在足够早期、具备足够的空间密度和工艺背景的情况下测量该形状，以便在下一步永久锁定变形之前进行修正。这正是业界正在经历的转变：从将平整度作为合格/不合格的检验标准，转向将形状作为制造控制系统中的一个连续变量。

随着封装尺寸越来越大、厚度越来越薄、异质性越来越高，设计失误的代价也急剧上升。一块搭载芯片组和高密度金属薄膜（HBM）的面板，单价高达数万美元，如果在生产后期才发现翘曲导致的良率问题，几乎没有容错空间。因此，通过整合材料、工艺设计、计量和仿真等手段，尽早理解和控制封装形状的压力只会越来越大