如今最先进的人工智能系统依赖于来自多个工艺节点和代工厂的更大、更复杂的芯片和芯片组件，这对先进封装提出了前所未有的要求。在2026年IEEE电子元件与技术大会（ECTC）上，英特尔晶圆代工的两个研究团队提出了互补的方案来应对这一转变：一个团队概述了下一代人工智能芯片封装的架构蓝图，而另一个团队则着手解决随着封装尺寸增大而出现的关键制造瓶颈。对于构建人工智能平台的客户而言，这些进展意味着更高的系统计算密度、更佳的能效，以及无需全新系统架构即可扩展下一代工作负载的能力。

其中，英特尔的先进设计团队阐述了如何设计和制造尺寸最大可达 240 mm x 240 mm 的超大尺寸封装 (HLFF：hyper-large form factor)，将计算芯片阵列、高带宽内存 (HBM) 和 I/O 组件集成到单个平台上。与此同时，英特尔组装技术开发团队开发了材料和工艺创新，以实现更大尺寸封装的可靠性。这些努力共同推动了 HLFF 封装从概念走向可制造的现实，为人工智能数据中心、科学超级计算和大规模模型训练系统提供支持。

愿景：打造人工智能领域最大的芯片封装

几十年来，计算性能的提升主要得益于晶体管尺寸的缩小。随着计算需求的加速增长，单个封装中需要集成更多组件，因此，通过将多个芯片组装成一个统一的系统，在封装层面集成更多硅片，可以不断提升工艺节点的微缩性能。

英特尔的先进设计团队利用 HLFF 封装将这种方法扩展到了前所未有的规模。这些设计将计算芯片阵列与 HBM 和 I/O 组件集成在一起，并通过嵌入式多芯片互连桥-T (EMIB-T) 技术连接。这些嵌入式硅桥提供高密度互连，使每个通道的数据传输速率超过 64 吉比特每秒 (Gb/s)。对于系统设计人员而言，这意味着与多封装方案相比，更高的计算密度和更低的延迟。

该研究探讨了两种配置方案。配置方案 A 使用 EMIB-T 桥接器进行所有芯片间通信，从而最大限度地提高带宽和良率。配置方案 B 通过衬底进行处理器通信，降低了硬件复杂性，但牺牲了一些性能。两种方案在性能、成本和设计灵活性之间提供了不同的平衡。

这两种方法都可扩展到 240 毫米 x 240 毫米的封装，其路线图不仅涵盖 12 倍光罩集成，还涵盖更远的接近 50 倍的面板级系统。¹它们共同定义了构建迄今为止最大、最复杂的 AI 计算平台的路径。

工程挑战：规模化需要什么

从当今的封装规模过渡到 HLFF 规模意味着要同时解决几个相互关联的工程问题：

数据传输速度必须足够快。 在封装内部，采用金属层厚度小于 2 微米 (µm) 的 EMIB-T 桥接技术，可实现 AI 工作负载所需的芯片间和芯片与内存间连接速度，达到每通道 64 Gb/s。对于封装外的通信，该研究评估了共封装铜缆连接器和共封装光器件，认为它们是实现业界预计的下一个封装外速度目标 448 Gb/s 的主要方案。

高效供电。 在HLFF尺寸下，从封装边缘供电的效率越来越低。该研究提出将硅电容器嵌入衬底内部，并直接位于芯片下方，从而在每个完整光罩芯片面积上提供高达1毫法(mF)的局部储能。¹将稳压器移至封装上或封装内部，还可以使其更快地响应芯片不断变化的功率需求。

为了提高良率， 团队提出构建冗余机制，在现有通信通道之外增加备用通道。每组 64 个通道中只需增加三到四条备用通道，即可将捆绑良率从约 97% 提升至 99% 以上。在 HLFF 规模下，这一差异对于实现经济高效的生产至关重要。

保持封装平整。 研究团队模拟了室温下封装自由翘曲高达 7 毫米的情况，这种翘曲足以破坏电气连接和热接触。提出的解决方案结合了厚加强环、低膨胀玻璃芯基板和多球焊锡工艺。运行过程中，施加约 4500 牛顿 (N) 以上的力向下压冷却硬件，有助于保持封装近乎平整。

千瓦级散热管理。HLFF 封装预计总功率为15至25千瓦（kW），局部热点需要强力冷却。该研究提出了一种模块化、基于单元的冷却架构，取代了传统的大型冷板，该架构具有独立控制的热区和嵌入式传感器，旨在实现每个模块超过5千瓦的冷却能力。

该设计方案指出但并未完全解决的一个挑战是封装：即用保护材料将芯片密封到封装体上。随着封装尺寸的增大，这一过程变得越来越困难。这正是组装技术开发团队的工作重点。

封装难题：规模化生产导致密封难度增加

芯片封装依赖于底部填充材料，该材料通过毛细作用流入芯片下方，保护芯片与基板之间的连接处。这种方法在小尺寸封装中效果良好。但随着封装尺寸和芯片尺寸的增大，填充材料需要流动的距离也更长，这使得实现完全填充变得更加困难。

尺寸缩放的影响显而易见：早期的封装所需的底部填充液最大流动距离约为 22 毫米。如今的大型 EMIB 封装的流动距离超过 43 毫米。在 HLFF 架构所追求的 5 倍至 10 倍光罩尺寸下，流动距离进一步增大，流动挑战也变得更加复杂。芯片表面材料的差异和焊点间距的变化会增加阻力，使均匀流动更难实现。消除气穴或空隙可以减少故障点，并提高产品在其使用寿命内的可靠性。

英特尔晶圆代工的解决方案：大规模Void-Free工艺

我们的组装技术开发团队通过三个协调的杠杆来解决封装问题：材料、点胶策略和固化。

首先，研究人员优化了底部填充材料，以平衡流动性和可靠性。较低的粘度可以延长流动距离，但减少填充物含量会增加热应力。研究团队针对典型的包装车辆开发了一种直接流动测试方法，以确定既能延长流动距离又不牺牲机械完整性的配方。

其次，他们重新设计了点胶策略。该团队不再仅仅依赖边缘点胶，而是引入了多点点胶技术，包括在芯片之间点胶，以减少有效流动距离并提高覆盖率。

最后，通过优化固化工艺，消除了点胶后的缺陷。

优化的固化条件消除了空隙（void)，使缺陷尺寸达 3.4 毫米的封装最终完全无空隙。²这些进步共同降低了缺陷风险，并提高了大规模生产中的工艺一致性。

从概念到可制造现实

这些创新已在符合 HLFF 架构的各种封装类型中得到验证。基于 EMIB 的封装，其光罩尺寸超过 5 倍，包含 18 个芯片（其中包括 12 个 HBM 堆叠），在超过 40 毫米的流动距离下实现了无空隙封装。尺寸超过 7 倍光罩的更大尺寸拼接式 EMIB 封装也展现了无空隙封装的效果。在 Foveros 3D 封装中，光罩尺寸为 2 倍和 4 倍时均实现了无空隙封装，其中 2 倍光罩设计通过了全面的可靠性测试，包括 700 次温度循环和超过 1000 小时的高温应力测试。

虽然扩展到完整的 HLFF 尺寸仍然是未来的步骤，但这项工作通过将建筑愿景与可制造的构建模块联系起来，建立了关键的工艺能力。

下一步：携手应对下一个规模挑战

在 ECTC 2026 上展示的研究成果将封装技术推进到 7 倍光罩尺寸，并定义了最大尺寸为 240 mm x 240 mm 的架构，但两个团队都在积极推进更进一步。他们的路线图目标是在近期内实现 12 倍光罩尺寸以上的封装，并通过持续缩小间距、集成主动桥接电路和共封装光学元件，最终实现接近 50 倍光罩尺寸的面板级系统。封装技术的研究也在朝着同样的尺度发展，使制造能力与架构目标保持一致。

这些发展为客户提供了一条清晰的路径，使其能够利用更高的计算密度、新的互联技术和下一代部署模型来扩展未来的 AI 系统。