中美两条线，国产看华为

7月3日，华为半导体业务部总裁何庭波在中国科学院科技论文预发布平台ChinaXiv上更新其署名论文《面向多层级电子系统的时间缩微理论》。

在5月25日发布的V1版本基础上，新论文补充了大量工程落地细节、实测量化数据与产品演进路线，进一步完善了以时间常数τ为核心的后摩尔时代缩放理论体系。

具体来看，论文展示了两项生产规模的工程验证成果：

一是在移动SoC（系统级芯片）领域，通过“LogicFolding”，即一种把数字、模拟、存储电路划分到垂直堆叠的有源层上，用超精细键合连起来的设计方法，在固定器件节点上实现55%的晶体管密度阶跃提升和41%的能效提升。

二是在AI系统领域，通过协同设计的完整技术栈，包括内存语义的统一总线架构（Unified Bus）、近封装光I/O（Hi-ONE）以及边到面3D Folding，预计到2035年硬件集成度将增长超过100倍。

两项数据均来自论文正文，也是V2版本的核心信息增量。

论文还公开基于“韬定律”的麒麟2026芯片的实测功耗和电压数据、逻辑折叠的关键工艺参数，以及未来四代麒麟处理器、昇腾AI芯片的具体性能目标。

今年秋季，搭载麒麟2026芯片的新机将问世，正式接受市场检验。

一、韬定律核心概念与路线目标

核心概念：以“时间微缩”替代传统“几何微缩”，在晶体管、电路、芯片、系统四个层次共同缩短信号传输时间，作为半导体行业新指导原则。

发展目标：预计到2031 年，华为芯片性能可与 1.4nm 制程相抗衡。

独特创新：包括电路层面的逻辑折叠（Logic Folding）、系统层面的 UB 统一总线协议和 HiOne（高密度近封装光学 I/O 引擎）。

竞争视角：AI 算力竞争已从单环节转向系统化工程能力，韬定律是华为对未来算力基础设施演进的系统性思考。

二、逻辑折叠：能效提升

工作原理：将单个芯片进行物理折叠，使关键路径信号直接接触，大幅缩短信号传输时间，提升晶体管密度和主频。不同于台积电SOIC 的芯片堆叠，逻辑折叠是对单个芯片的折叠。

晶体管密度提升：2026 款麒麟芯片（采用 DUV 加多重曝光工艺）晶体管密度从 158 MTr/mm²提升至 230 MTr/mm²，增幅约 80%，等效于英特尔 18A 2nm 和台积电 3nm。

主频提升：2026 款麒麟芯片主频已达 3.1GHz；后续 27、28、29 款将逐步提升至 4.04GHz。

能效与面积：核心能效提升40%，芯片面积缩小 50%，SRAM 频率提升超过 40%。

工艺实现：采用混合键合工艺，两个die 正面直接焊接（无需 bump），可实现两折叠、三折叠、四折叠。首次流片在 2026 款，工艺参数刻意保守以验证可行性。

演进路径：2026 款优先折叠关键路径；下一步扩展至全规模多层折叠（所有路径分布到两个 die）；再下一步实现三分或四分折叠。

备注：国际大厂在先进制程基础上叠加3D 堆叠和晶体管堆叠（如 IBM 的 0.7nm CFET），因具备先进制程条件无需采用逻辑折叠；华为逻辑折叠是在 DUV 受限条件下的突破。

三、系统级创新：HiOne 光学引擎与 UB 统一总线

HiOne 引擎：海思高密度近封装光学I/O 方案，将微型硅光子收发器直接贴合在 AI 芯片附近，实现电信号到光信号的即时转换，通过光纤进行跨机架传输，无衰减且超高速。

规模扩展：突破铜线传输距离和速率限制，可使华为算力集群从384 卡扩展至 4000、8000 卡甚至更大。

UB 统一总线协议：将所有算力芯片的内存地址统一编码，实现全域统一管理和访问，打破计算与存储边界，支持超大集群统一运算调度。

导入时间表：预计2028 年全面引入光学 I/O 和统一内存编制系统，应用于 990 系列。

四、技术挑战与需突破的瓶颈

散热为核心挑战：逻辑折叠导致单位面积功率密度翻倍甚至数倍；多层发热叠加热需通过键合界面和上层芯片散出，下层热量易聚集。华为V2 论文提出优化方案：高发热单元棋盘式交错排列（避免上下层重叠）、研发超薄高导热界面材料、插入纵向和横向散热材料。

先进封装工艺瓶颈：混合键合需极高对齐精度，目前工艺参数放得较宽（键合层面积大于die），未来需缩小至等面积并实现超高密度对齐；硅通孔（TSV）需穿得更深更靠近晶体管，以节约布线资源并提高良率；还需引入背部供电和三维散热通道等新工艺。

EDA/IP 库颠覆性改造：逻辑折叠要求EDA 工具从平面设计转向 3D 设计，包括三维布局布线算法、时序分析需考虑三维电容电阻、电 - 热 - 力耦合仿真等；IP 库（单元库、SRAM、高速接口）需与晶圆厂深度合作重新定制。

片设计复杂度：2D 转 3D 增加了动态电压调整、时钟树对准、ESD 保护等设计的复杂性。

五、产业链投资机会

晶圆代工：需要与国内晶圆厂（华虹、中芯国际等）在定制器件和电路折叠工艺上合作。

先进封装设备与封测：需要使用更多薄膜沉积、晶圆减薄等设备，相关设备开支有望增长；先进封测厂商（如长电等）业务量预期增加。

光互联：海思HiOne 光学引擎可能成为 AI 集群标配，带动光芯片、激光源等需求；AI 集群互联方式可能从传统光模块转向光学引擎模式。

国产EDA：华为逻辑折叠对3D EDA 工具提出新需求，华为有可能与国产 EDA 厂商在核心算法上合作，国产 EDA 迎来发展机遇。

存储芯片：华为逻辑折叠工艺可借鉴长江存储Xtacking 混合键合技术；存算一体方向有望推进—在 3D DRAM/NAND 颗粒上堆叠计算电路，实现近存计算，长江存储正在实验；韬定律未来可应用于存储芯片。

六、韬定律落地场景

韬定律应用优先级：第一在手机麒麟芯片验证量产；第二，核心目标用于算力芯片；第三，存储芯片；第四，车载芯片（最不重要）。

针对超大规模AI 集群痛点：超 80% 能耗用于数据移动，超 70% 成本用于系统存储，韬定律系统性解决。

算力场景核心优势：

逻辑折叠使芯片输出带宽和供电从周界通信变为表面通信，大幅增加余量。

统一总线打破计算与存储边界，千卡/万卡集群实现统一内存寻址，压缩跨节点交互时间。

如果说国产大模型适用国产芯片是一个开端，国产芯片的升级那就是中国AI产业共振发展的核心引擎。在产业发展的初期，硬件的价值一如既往。我们在紧抓二级市场华为产业链的同时，也在卡脖子的3D异构封装EDA软件、3D封装材料、下一代存储和光通信方面进行了投资布局，虽然是初创公司，但是团队实力都很强。在时代发展的大浪潮下，在强势的需要面前，这些优秀的公司必将在未来大放光彩。