CoPoS封装制程将使用到玻璃承盘，未来玻璃核心基板加工通孔TGV关键技术能否成熟，牵动玻璃基板效能与CoPoS量产良率。

 

台积电正全力研发面板级封装技术CoPoS，用以替代现有CoWoS工艺，应对持续增长的算力芯片需求，玻璃核心基板也将成为核心技术路线。

面板级封装将是台积电顺理成章的下一步布局，押注搭载玻璃核心基板的CoPoS替代CoWoS。人工智能与算力需求持续激增，市场亟需新一代封装技术。英特尔与台积电均在全力攻坚相关方案，玻璃核心基板将成为二者未来技术发展的核心板块。对台积电而言，要发展CoPoS并建设相关生态系统，除了要超越既有CoWoS物理极限，玻璃核心基板能否加速量产良率，也是关键。

台积电在4月中旬线上法人说明会透露布局CoPoS先进封装制程，预估几年后可进入量产阶段，引发市场高度瞩目。根据TrendForce分析，台积电布局CoPoS短期聚焦310x310mm基板尺寸，今年是相关设备与材料商验证关键期，预计2027年进入试产，规划2028下半年正式量产；下一阶段布局重点将转向玻璃核心基板，预期量产时程落在2030年后。

业界传出，台积电可能通过旗下采钰设立首条CoPoS实验线，不排除在台积电兴建的中国台湾嘉义先进封测七厂生产，目标规划2028年底至2029年量产。供应链业者评估，台积电在亚利桑那州首座先进封装厂预计2028年量产，第二座先进封装厂预计2029年至2030年量产，其中可能包括布局CoPoS封装产线。CoPoS封装制程将使用到玻璃承盘，未来玻璃核心基板加工通孔TGV关键技术能否成熟，牵动玻璃基板效能与CoPoS量产良率。

相对CoWoS，CoPoS具备多项公认优势。CoWoS采用圆形晶圆，CoPoS改用方形、矩形面板，单块面板可容纳更多芯片与存储模组。标准CoWoS工艺采用300毫米晶圆，而CoPoS面板尺寸最大可达750×620毫米（台积电此前披露，还规划有310×310毫米、515×510毫米两种规格面板级晶圆）。该方案不仅能够制造尺寸更大的算力裸片，还能提升产出规模（晶圆/裸片利用率更高），单位面积生产成本可降低20%至30%。

中国台湾经济研究院产经资料库总监刘佩真分析，CoPoS采用化圆为方的面板级封装，能将原本12寸圆形晶圆不足70%的材料利用率，大幅提升至90%以上，解决未来2028年后，超大型AI芯片因光罩尺寸极大化而带来的几何浪费与成本飙升问题。在CoPoS架构中导入玻璃核心基板，通过其优异刚性与电学特性，能让封装翘曲指标改善16%，并大幅降低电感与电阻值，突破传统有机基板的物理极限。

玻璃材质尽管具备降低信号传输损耗、提升高速信号传输品质、热膨胀差异小、减轻封装翘曲问题等特性。但是产业人士提醒，玻璃属于脆性材料，微小裂痕较容易扩大成重大缺陷，TGV关键技术难度高，玻璃基板上导线制程精度仍待提升，影响产品可靠度与生产良率，且相较硅晶圆材料，玻璃导热能力较差，也增加AI芯片高功耗运作的散热难度。此外，玻璃基板相关设备、材料、制程技术及供应链，仍处于发展阶段，产业生态系仍未如硅晶圆产业成熟，这也是CoPoS及玻璃核心基板能否达到量产良率亟需克服的课题。

刘佩真表示，尽管目前仍有玻璃通孔填铜、大面积翘曲控制及初期良率等制程瓶颈待克服，但在未来2到3年内，这套技术一旦规模化量产，将彻底重塑半导体后段制程的价值链与竞争版图。

当前CoPoS先进封装相关制程设备应用也在积极布局中，Manz亚智科技耕耘玻璃基板为基础的TGV重布线（RDL）制程及蚀刻和电镀设备；创新服务布局铜柱玻璃通孔基板（TGV-ICP）模组产品，预计今年下半年完成验证，规划2027年量产；高阶ABF载板湿制程设备厂敍丰开发玻璃基板与TGV制程设备；东捷科技结合子公司富临科技，抢攻雷射制程与玻璃载板应用，布局TGV玻璃通孔与重布层制程技术；晖盛科技开发玻璃蚀刻与表面处理解决方案；钛升布局TGV雷射设备；宸鸿中国台湾厂区投入TGV先进封装玻璃载板试产线，预计今年7月建设完成。

另外，CoPoS其他关键制程设备预计仍将以CoWoS供应链厂商为核心，例如辛耘和弘塑有机会切入CoPoS相关湿制程及清洗设备，致茂布局CoPoS相关晶圆量测设备，印能科技耕耘CoPoS相关高压真空除泡系统（VTS）及翘曲抑制系统（WSS），家登布局相关传载设备及载具。

与此同时，台积电还计划将玻璃基板技术应用于现有CoWoS工艺，相关研发工作正在推进，可实现降低成本、提升裸片利用率等多重性能优化。台积电正与Ibiden（揖斐电）、群创光电合作开发玻璃核心基板，产品采用三层结构，玻璃核心层夹在两层ABF树脂绝缘层中间。