后摩尔时代，先进封装成为突破AI芯片性能瓶颈的关键路径，而玻璃基板凭借其独特物性成为下一代封装的核心方向。
2026年4月，台积电在Q1业绩会上首次公开提及次世代面板级封装技术 CoPoS研发进展，这项被誉为“化圆为方” 的技术变革，预计将于2026 年启动测试线，并在2028 年迈入量产，重新定义未来十年的AI 芯片封装游戏规则。
而在5月22日，大摩发布的英伟达下一代Al平台Vera Rubin(VR200)NVL72机柜的完整BOM(物料清单)拆解。其中，PCB封装载体单板价值量提升2-3倍（成本3.5万$→11.7万$)，涨幅233%。而ABF载板，VR200的封装面积、1/0密度、层数均大幅提升，其成本比现有的GB300将增长至82%。
5月25日，华为何庭波重磅提出韬（τ）定律,以“时间缩微”为核心，通过逻辑折叠等技术将传统二维平面电路改为三维立体堆叠，以缩短信号传播时延。这一设计直接依赖3D堆叠、硅通孔TSV等先进封装技术,实现物理层面的垂直互联，使信号路径大幅缩短。
种种事件表明，AI算力周期高景气直接引爆先进封装刚需。。。
总的来说，英伟达VR200拉动PCB/ABF涨价、台积电CoWoS迭代加码产能紧缺、华为韬定律确立3D逻辑折叠封装为性能核心，这三重因素，共同催化，将先进封装从周期配套推向算力核心赛道，其产业估值逻辑将被重塑。
先进封装已俨然从传统的“后道辅助工艺”跃升为决定全球 AI 算力上限与商业利润分配的“核心底层架构”。
而台积电押注的CoPoS与玻璃基板技术，或将成为下一代先进封装方案。
今天我们来研究CoPoS与玻璃基板。下文从：① 先进封装--基础知识扫盲；② 什么是CoPoS与玻璃基板；③ 玻璃基板产业链；④ 玻璃基板相关标的；等四个维度来解析，共计1.1万字。
一、先进封装--基础知识扫盲
1、什么是半导体封装
（1）传统封装概念&分类
半导体封装，是半导体制造产业链中的关键环节，指将通过测试的晶圆切割得到的裸芯片（Die），通过特定材料和工艺进行保护、支撑，并实现芯片内部电路与外部电路板电气连接的过程。
它是一种用于容纳、包覆一个或多个半导体器件或集成电路的载体/外壳。
半导体封装形式多样，按材料可分为金属封装、陶瓷封装、塑料封装等；按连接方式可分为通孔插装式（PTH）、表面贴装式（SMT）等；按外形可分为SOT、SOIC、QFN、BGA、CSP等
（2）传统封装的功能&工艺流程
传统封装的的功能：可以拆解为机械保护、电气连接、散热管理、机械连接四大维度。
半导体封装流程主要包含了背部研磨；划片、拾取和放置；键合；塑封等。
第一阶段：为晶圆处理与切割。包含了来料检查、贴膜、磨片、贴片和划片等步骤。
第二阶段：为组装与互联。包含了装片、键合等环节。
第三阶段：为封装与后处理。包含了塑封、去毛刺和电镀、切筋打弯等步骤。
第四阶段：为测试与出货，包含了品质检测和产品出货等。
（3）半导体封装发展进程
半导体封装经历了传统封装阶段（1960-1990年）、 阵列封装阶段（1990-2000年）、先进封装阶段（2000年至今）三个大阶段，具体可分为： 通孔插装技术、表面贴装技术（周边引脚）、表面贴装技术（阵列引脚）、3D 集成等发展阶段。
1) 传统封装阶段（1960-1990年）
2）阵列封装阶段（1990-2000年）
3）先进封装阶段（2000年至今）
下图：半导体封装发展进程
2、什么是先进封装
（1）先进封装概念
先进封装，英文 Advanced Packaging，AP，也称为高密度封装，是指采用先进设计思路和集成工艺，将一个或多个半导体芯片（可能包括不同功能的异构芯片）及其他电子元件集成在一个封装体内，以实现更高集成度、更优异性能、更小尺寸、更低功耗及更高可靠性的技术。
先进封装是后摩尔时代延续芯片性能增长的关键技术，通过通过缩短I/O间距和互联长度，提高I/O密度，进而实现芯片性能的提升，满足AI算力、6G通信等前沿领域对芯片性能的高要求。
（2）核心特点
① 高密度互连：通过硅通孔（TSV）、混合键合、重布线层（RDL）等技术，实现芯片间或芯片与封装基板之间的高密度互连，缩短信号传输路径，降低延迟和功耗。
（1）Bump：凸块/焊球
在芯片焊盘上制作的微小金属凸起结构，通常为焊锡球（Ni Bump）、还有铜柱凸块（Cu Pillar）、金凸块（Au Bump）、铟凸块（In Bump），作为倒装芯片封装中芯片与基板间电气和机械连接的关键互连结构。
传统封装的电路连接主要依赖引线框架，先进封装的电路连接则主要通过凸块完成，反应了先进制程以“以点代线”的发展趋势。
晶圆凸块技术制作过程复杂，需要清洗、溅镀、曝光、显影、电镀去胶、蚀刻和良品测试等环节，其对应材料需求为清洗液、靶材、电镀液、光刻胶、显影液、蚀刻液等。
Bump技术以几何倍数提高了单颗芯片引脚数的物理上限，进而大幅提高了芯片封装的集成度、缩小了模组体积，广泛应用于WLP、CSP、2.5D/3D等先进封装。随着工艺技术的发展，Bump的尺寸和间距也变得越来越小。
（2）RDL：重布线
RDL，全称Re-Distribution Layer，即重布线层或重新分布层，它是先进封装技术中的关键工艺。主要作用是通过在芯片表面或封装中介层上制作额外的金属布线层，将芯片原始的输入/输出（I/O）焊盘重新分布到更便于连接的位置，从而实现芯片与封装基板、印刷电路板（PCB）或其他芯片之间的高效电气互连。
RDL技术广泛应用于扇出型封装（如FOWLP、FIWLP）、2.5D/3D封装、Chiplet异构集成等先进封装领域，有助于实现芯片小型化、高密度互连、信号完整性提升以及热管理优化等目标。
TSV全称Through Silicon Via，即硅通孔技术，TSV是一种垂直互连技术。它可垂直穿透硅晶圆或芯片的微型金属化孔道，用于在三维(3D)集成电路中实现芯片之间的垂直互连，从而显著缩短互连距离，提高集成密度和性能。
TSV按照集成类型的不同分为2.5D TSV和 3D TSV。2.5D TSV指位于硅转接板Inteposer 上的 TSV;3D TSV指贯穿芯片体之中，连接上下层芯片的TSV。
TSV技术主要用于立体封装，在芯片的垂直方 向上提供电气扩展和互连的功能。通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通孔，实现芯片之间互连的最新技术。
与传统 Wire Bonding 的芯片堆叠技术不 同，TSV 技术能够使芯片在 3D 堆叠的密度最大，外形尺寸最小，并且大幅改善芯 片运行速度，降低功耗。因此，TSV 技术曾被称为继 Wire Bonding、TAB 和 Flip Chip之后的第 4 代封装技术。
4、四种封装技术：WB、FC、WLP、Chiplet
（1）WB：引线键合
WB，全称 Wire Bonding，即引线键合。是半导体封装中一种常见的电气互连技术，主要用于将芯片（die）上的焊盘与封装基板、引线框架或其他芯片的焊盘连接起来，以实现电信号的传输。主要分为 球形键合（Ball Bonding）和楔形键合（Wedge Bonding）。
常用于铝线，适合功率器件、射频微波器件等对间距要求严格或需低线弧的场景。早期的BGA封装，是WB BGA，属于传统封装。
引线键合技术因成本低、工艺成熟、可靠性高，广泛应用于消费电子、汽车电子、传感器、LED封装等领域，尽管在高端高性能芯片中逐渐被倒装焊、硅通孔（TSV）等更先进的技术补充，但仍占据半导体封装市场的重要份额。
（2）FC：倒片封装
（3）WLP：晶圆级封装
WLP，全称Wafer-Level Packaging，即晶圆级封装。 是一种在晶圆尚未切割前，直接在整片晶圆上完成封装工艺的技术，与传统“先切后封”的封装方式不同，其核心特点是“先封后切”。
1）封装流程：在晶圆制造完成后，直接在晶圆上依次进行绝缘层涂覆、重布线层（RDL）制作、凸点（Bump）制备、封装成型等工序，最后才将晶圆切割成单个芯片。这种方式减少了传统封装中芯片切割后的单独封装步骤，提高了生产效率。
2) 优势: ① 尺寸更小：封装后的芯片尺寸接近裸芯片尺寸，符合消费类电子产品轻、小、短、薄化的趋势。② 性能更高：缩短了电气传输路径，降低了信号延迟和寄生参数，提高了信号传输速度和能效。③ 成本更低：通过晶圆级批量生产，减少了材料浪费和工艺步骤，降低了单位芯片的封装成本。
为了在保证连接密度的前提下，减少芯片制造难度，诞生了 Chiplet 技术。其信息传输速率和一个完整的 SoC 基本是一致的。Chiplet 可提升良品率；实现模块化设计；兼容多种制程工艺。进而促使成本大幅下降；技术难度大幅下降；灵活性更高。
5、两种立体封装：2.5D封装和3D封装
2.5D和3D封装是先进封装技的两种立体封装技术。2.5D封装通过中介层实现平面高密度集成，是2D到3D的过渡技术；3D封装通过垂直堆叠和层间互连，实现更高的集成密度和性能，是先进封装的核心发展方向。
（1）2.5D封装 --台积电 CoWos 和英特尔 EMIB 封装为代表
2.5D封装 是介于传统2D平面封装和3D立体封装之间的过渡技术，通过在芯片与基板之间引入中介层（如硅中介层、RDL中介层等），实现多个芯片在同一平面上的高密度集成，并通过硅通孔（TSV）或微凸块技术实现芯片间的横向高速互连，但芯片本身不垂直堆叠。
核心特点：① 集成方式：芯片并排安装在中介层上，中介层提供高密度布线，实现芯片间快速通信。② 互连技术：主要依赖TSV或微凸块实现横向互连，互连路径较短，性能优于传统2D封装。
应用场景：常用于高端GPU、AI芯片、HBM（高带宽内存）与逻辑芯片的集成，如台积电的CoWoS、英特尔的EMIB技术。
（2）3D封装 --台积电的SoIC、HBM、3D NAND
3D封装是将多个裸芯片或封装芯片垂直堆叠，通过TSV、微凸块或混合键合技术实现层间直接互连，突破平面集成的空间限制，实现更高的集成密度和性能。
核心特点：① 集成方式：芯片垂直堆叠，形成多层结构，互连路径极短，信号传输延迟低。② 互连技术：采用TSV、微凸块或混合键合技术，实现垂直方向的电气连接，互连密度极高。
应用场景：广泛应用于高性能计算、3D NAND闪存、高宽带内存HBM等逻辑-存储垂直集成等领域，如台积电的SoIC、英特尔的Foveros技术。
下图：2.5D、3D封装技术分类
二、什么是CoPoS与玻璃基板
（一）CoPoS基础知识
1、CoPoS概念&结构
（1）概念
CoPoS（Chip-on-Panel-on-Substrate）是台积电推出的新一代2.5D先进封装技术，翻译为“芯片放在面板上，面板再放在基板上”。
其核心是化圆为方、以玻代硅：用方形玻璃面板（Panel）替代CoWoS的圆形硅中介层（Wafer），解决CoWoS面积受限、成本高、翘曲难控的问题。
目前CoPoS仍处于概念和早期演示阶段。是台积电现有主流CoWoS（Chip-on-Wafer-on-Substrate）技术的下一代演进方向。
（2）CoPoS 三层结构（从上到下）
① Chip（芯片）：GPU/AI芯片 HBM显存，贴在玻璃面板上；
② Panel（玻璃面板/中介层）：CoPoS核心，方形玻璃 双面RDL TGV玻璃通孔，替代硅中介层，做高密度互联；
③ Substrate（封装基板/载板）：最底层的高端有机ABF载板，把玻璃面板上的芯片信号/电源，转接并焊接到主板（PCB）上。
下图：CoPoS面板结构图
知识卡片：什么是CoWoS
CoWoS（Chip-on-Wafer-on-Substrate） 是台积电开发的一种2.5D先进封装技术,其核心特征是在芯片与封装基板之间 引入一层中介层（interposer），通过中介层上的高密度互连，将多颗芯片集成于同一封装体内。
CoWoS 可在单个封装内集成多个芯片和内存堆栈，支持多达12颗HBM内存芯片（最新版本支持更多）。通过硅通孔（TSV）和微凸块（bump）技术，再将GPU/CPUChiplet与HBM堆叠集成于硅中介层之上，最后封装至ABF/BT有机基板。实现芯片间低延迟、高带宽的数据传输，满足AI计算对内存带宽的极高需求。
根据中介层材质与结构差异，CoWoS已演化出三条技术路线：① CoWoS-S采用硅中介层搭配硅通孔，提供最高互连密度；② CoWoS-R以重布线层为核心，省去硅中介层；③ CoWoS-L则融合前两者特点，在重布线层中嵌入局部硅桥，属于平衡型架构。
2011年，台积电首次推出CoWoS技术，最初以硅中介层为主。2021年发布第5CoWoS，大幅提升中介层面积和集成能力。
目前，CoWoS主要应用于AI加速器、高性能计算芯片等场景，支持GPU/CPU等逻辑芯片、更多HBM内存和晶体管集成。
2、CoPoS VS CoWoS
| 中介层材质 | ||
| 带宽 / 密度 | 中等（RDL 线宽 / 间距更大） | |
| 成本 | ||
优势 | 技术成熟，支持 HBM 堆叠与高速互连 | 生产效率更高、单位成本更低，适用于大面积设计 |
| 量产状态 | ||
| 应用 |
下图：CoPoS替代 CoWoS为长期趋势
3、CoWoP的优势&难点
（1）通过缩短信号传输路径、减少中间互连层级，可有效改善数据延迟及电源完整性；
（2）通过与散热器直接接触来改善散热管理；
（3）去除ABF/BT基板和使用大面板PCB工艺可以降低40-50%的封装成本；
（4）高通量PCB面板制造技术能够支持更快的规模化生产。
其难点在于需同时解决精细PCB制造、大尺寸板级平整度、大电流供电以及先进检测等多项高难度工艺问题，对产业链制造能力与良率控制提出较高要求。
（二）玻璃基板--基础知识
1、什么是封装基板
封装基板（Package Substrate），又称IC载板，是半导体封装环节中连接裸芯片（Die）与印刷电路板（PCB）的高密度互连基材，可视为芯片的“底座”或“地基”。
封装基板是连接裸芯片与PCB的重要载体，承担电气互连、机械支撑、散热保护及信号传输等核心功能。
封装基板是先进封装体系中的关键材料，其性能直接影响芯片的集成度、性能和可靠性。
下图：IC 封装基板是芯片封装环节的核心材料
2、分类&迭代方向
下图：目前行业内量产的基板，主要分为 BGA、LGA、CSP 和 SiP 封装基板
自20世纪70年代以来，芯片基板材料经历了从引线框架、陶瓷基板到有机基板的迭代，而凭借独特性能优势，玻璃基板正成为下一代高性能封装的重要技术方向。
3、玻璃基板的优势
玻璃基板相较传统有机基板，在电性能、热性能及尺寸稳定性等方面优势显著，同时有望缓解硅中介层在成本、尺寸与良率上的瓶颈。
（1）玻璃材料作为二氧化硅，为绝缘体，介电损耗（Df）仅约0.001-0.003，较有机材料低一个数量级，更适配224Gbps以上高速信号传输；
（2）玻璃基板具有“可调CTE”优势，CTE可控制在3-9ppm/℃，更好地与硅芯片匹配，可降低大尺寸、多芯片封装中的热应力与翘曲，缓解内部应力，显著提升了长期可靠性；
（3）玻璃具备纳米级表面平整度（粗糙度＜4nm），支持L/S＜2μm高密度RDL制造，提升I/O密度；
（4）玻璃材料Tg超过500℃，热稳定性与散热性能更优，更适用于高功率AI芯片封装；
（5）玻璃基板可适配700×700mm级面板化工艺，有助于提升产能利用率并降低单位封装成本。
◼ 从技术演进方向看，在AI/HPC、高端FC-BGA及Chiplet等对性能要求极高的领域，玻璃基板替代有机基板具备较强技术必然性；但在中低端消费电子及工业PCB领域，由于性能需求和成本敏感度差异，传统有机基板预计仍将长期共存。
下表：玻璃基板vs传统有机基板
有机基板(ABF/BT) | 玻璃基板(硼硅) | ||
介电常数Dk | 8-15 | 4-6 | 玻璃更适合高频高速 |
介质损耗Df | 0.01-0.03 | 0.001-0.003 | 玻璃信号完整性显著更优 |
CTE(ppm/"C) | 50-70 | 3-9 | 玻璃与硅匹配，翘曲风险低 |
平整度 | 微米级 | 纳米级(<4nm) | 玻璃支持<2um细线路 |
Tg(°C) | 180-220 | >500 | 玻璃高温稳定性好 |
导热系数(W/m·K) | 0.3-0.5 | 1.0-1.3 | 玻璃散热更优 |
最小L/S(um) | 5-8 | 1-2 | 玻璃1/0密度更高 |
成本(相对) | 基准(1.0) | 目前2-3倍 | 高端可接受，中低端不经济 |
成熟度 | 极高(量产多年) | 中(2026小批量 | 有机供应链完善，玻璃在建 |
4、CoPoS 的玻璃基板中介层优势
CoPoS 将中介层替换为玻璃材料，并通过 TGV 通孔实现互联，而中介层外的μBump 以及 IC 载板无变化，通过中介层材料的替换来延展中介层面积，从而提高互联密度。
CoPoS的玻璃中介层优势在于：① 面积尺寸更大; ② 信号传输损耗低; ③ CTE系数与硅匹配且可灵活调整; ④ TGV通孔密度更高，互联性能空间更大。
玻璃中介层/载板一大优势在于面积可以做到比硅片更大，随后续算力芯片性能要求提升，集成的Iogic die与HBM die数量逐步增多，将需要更大面积的中介层，同时电绝缘性和极低的介电损耗，使得在高频信号传输过程中的信号损耗更低，能有效确保高性能计算中的数据传输完整性。
性能表现上，TGV深宽比可做到50:1，高于TSV的10:1，预期能实现的TGV通孔密度也将更高，同时玻璃材料CTE系数约为3ppm/C，硅材料CTE系数约为2.6ppm/°C，两种材料基本匹配，且硅材料可通过调配原料比例调整CTE系数，从而减弱受热翘曲问题。
5、玻璃基板市场规模
据Yole Group发布的半导体封装市场报告显示，2024年先进封装市场规模约为450亿美元，预计将以9.5%的强劲复合年增长率增长，到2030年达到约800亿美元。
同时，2025年后玻璃基板封装市场将进入高速成长期，根据Omdia数据显示，2026年全球玻璃基板市场规模达186亿美元，2030年将突破320亿美元，年复合增长率14.5%，远超有机基板约6%的增速。
三、玻璃基板产业链
玻璃基板产业链大致分为原料、设备、技术、生产、封装检测、应用等重要环节。
上游为生产原料、设备环节；中游为生产技术、封装、检测环节；下游为行业终端应用。
玻璃基板生产环节包括：原片采购→减薄磨抛→激光改性→腐蚀打孔→PVD溅射种子层→电镀/化镀填孔制成芯板→涂胶曝光做线路→多层积层（可制作2/4/6/8层板）→成品供应给封测厂→终端厂。
1、上游：玻璃基板原材料
材料与设备是产业链基础，决定了基板的物理、电磁性能极限，技术和专利壁垒较高。
玻璃基板的核心原材料主要是无碱/低碱硼硅特种电子玻璃。
半导体用玻璃要求极高表面平整度（翘曲控制在微米级）、介电常数Dk≤6.0、低介级电损耗Df≤0.005，且热膨胀系数（CTE）需精密控制在3～9ppm/℃，以完美匹配硅片。
玻璃的物理化学性能可通过掺杂特定元素来实现精准调控。从组成与特性的角度来看，当前芯片封装用玻璃基板以硼硅酸盐玻璃为主，亦涵盖铝硼硅玻璃、铝硅酸盐玻璃等衍生体系。
硼硅酸盐玻璃是通过在SiO₂骨架中加入B₂O₃制备的， B₂O₃可有效降低CTE，显著提升玻璃的抗热震能力与化学稳定性;铝硅酸盐玻璃则通过加入Al₂O₃来替代碱金属以稳定网络，同步增强机械强度。
材料端主要由海外巨头美国康宁、德国肖特等玻璃厂商供应，国内厂商如戈碧迦正在实现突破。设备端国内帝尔激光、大族激光、德龙激光等占据一定地位。
下图：半导体玻璃基板原片龙头公司
2、中游：玻璃基板制造--TGV工艺是关键
传统的CoWoS技术通过硅通孔（TSV）实现垂直互连，但TSV在热应力、工艺成本及电绝缘方面存在明显短板。
相比较 CoWoS 工艺，CoPoS工在其芯片键合、RDL 互连、基板封装核心流程的基础上，引入了全新的玻璃面板制备（TGV工艺）这一关键环节。
TGV工艺（Through Glass Via，玻璃通孔工艺）是一种在玻璃基板或玻璃中介层中制造垂直导电通孔的先进封装技术，用于实现芯片间或芯片与基板之间的三维电气互连。
钻孔是TGV的主要环节之一，激光诱导刻蚀（LIDE）是当前实现大尺寸、高密度TGV批量制造的最优技术路径。
TGV通孔填充工艺中，金属化填充与布线是决定玻璃基板电气连接质量的关键环节。（通孔金属化是指在已成型的微孔内填充导电金属，从而构建垂直方向的电连接）。
RDL重布线层 是 CoPoS 技术实现高密度互连的核心，RDL 制作是一个多次重复的"光刻→刻蚀→电镀→CMP"循环过程，每制作一层 RDL 需经历完整循环。目前，行业主要采用半加成法（SAP）及改进型半加成法（mSAP）工艺进行RDL重布线层加工。
在制造与加工工艺是核心环节，国外主要有康宁、三星、LG以及AGC等巨头公司；国内的京东方、沃格光电等是目前少数掌握TGV技术的企业，在玻璃薄化、双面镀铜以及微电路图形化技术方面具有行业领先地位。国内厂商厦门云天半导体也开发了先进TGV激光刻蚀技术。
3、下游：行业应用
下游应用在半导体先进封装领域，主要分为三大类
④ 联赢激光：国内精密激光焊接设备领先企业，可提供适用于先进封装中精密互连的激光焊接解决方案。公司研发方向已覆盖晶圆划线、激光晶圆改质切割、激光减薄、激光退火工艺等半导体加工设备。
⑤ 英诺激光：国内领先的固体激光器，专注于紫外及超快激光技术。在先进封装领域，钻孔应用是公司的业务方向之一，公司在 ABF 和玻璃等材料应用方面均有布局，可提供应用于 IC 载板加工的超快激光钻孔设备，服务于先进封装中的微孔加工需求。
VIP复盘网
