3D NAND技术是手机、固态硬盘、数据中心、个人电脑和SD 卡的核心组件。每年超过 30% 的资本设备订单都用于制造闪存芯片的工具集。除了在全球支出中扮演重要角色外，3D NAND 还推动 3D 计量和检测技术迈向新的高度。这需要多种技术的结合，包括光学、X 射线、高能电子束和电子束电压对比度技术，同时，诸如基于 GaN 的电子束等全新方法也因其能够检测关键缺陷而被引入。

自3D NAND 闪存开始在企业级固态硬盘中发挥作用以来，芯片制造商一直在使用环绕式栅控电荷陷阱单元。这些单元与浮栅单元有些类似，但其电压模式不同，电子进出陷阱层的方式也不同。氮化硅构成了这些陷阱单元。

氮化硅是理想的隔离材料，因为它比多晶硅更不易产生缺陷和漏电，而且支持编程/擦除循环所需的电压更低。因此，电荷陷阱单元可以使用更薄的氧化层，并降低氧化层上的应力，从而比浮栅单元具有更高的耐久性。电荷陷阱方法还可以实现更快的读写操作，并降低能耗。

为了制造3D NAND器件，芯片制造商会在存储单元的多个水平薄膜层上沉积存储单元，并在这些存储单元上创建垂直通道孔连接。为了提高存储容量，通常会堆叠两层或三层更薄的氧化物-氮化物薄膜。Lam Research和TEL提供的低温刻蚀系统在制造直径小于100纳米、深度为6至10微米的高深宽比孔方面发挥着关键作用，因为在超低温（低至-60°C）下，刻蚀速率显著提高，这是因为刻蚀前沿的反应物质浓度更高，去除能力更强。非晶碳硬掩模有助于垂直刻蚀。挑战在于如何在实现近乎垂直轮廓的同时，防止弯曲、扭曲或倾斜。

3D NAND 闪存的微缩技术正从三个方面推进。首先，NAND 制造商正在缩小触点孔之间的间距，从而在相同的硅片面积内实现更多存储单元。其次，通过增加氧化层/字线的层数，堆叠结构也在垂直方向上扩展。第三是所谓的逻辑微缩。在此过程中，每个存储单元可以封装更多比特，从三层单元 (TLC)、四层单元 (QLC) 到五层单元 (PLC)，每种单元的工作阈值电压都不同。

水平和垂直方向的缩放相结合，需要蚀刻工艺实现绝对的轮廓控制。“如果孔径和孔形状不够完美，就会受到附近器件的干扰，从而无法进行逻辑缩放，”Lam Research全球产品副总裁Tae Won Kim 表示。

在3D NAND的所有重要特征中（见图1），包括存储孔、狭缝、阶梯触点和外围触点，垂直存储孔的尺寸最小。“客户需要高分辨率的通道孔、字线切割沟槽和硬掩模孔的z轴轮廓图，”Onto Innovation公司光学计量应用开发总监Nick Keller表示，“他们还希望了解蚀刻回刻步骤中通道孔底部（或顶部）的垂直凹槽尺寸。”

图1：3D NAND 的关键特征包括微小的存储孔、狭缝、阶梯状触点和外围触点。来源：Lam Research

垂直堆叠存储单元具有多项重要优势。它能提供更高的位密度，并通过缩短单元间的互连长度来提升电气性能，从而降低功耗。氮化物层是牺牲层，因此需要使用湿法刻蚀去除，然后用金属层替代。

在栅极后置集成工艺中，字线由钨构成。钨的置换和分离过程会产生多种缺陷，包括钨空洞、氧化物空洞和桥接缺陷。

对于工艺集成商以及缺陷检测和减少而言，字线集成是一项特殊的挑战。诸如CD-SEM或原子力显微镜(AFM)之类的技术难以观察内部结构。主要关注的缺陷通常是堆叠结构中的亚表面缺陷（尤其是空隙），或是高深宽比存储孔底部蚀刻后残留物造成的缺陷。

钨蚀刻或钨凹槽工艺之后是另一个关键的计量步骤。这一步骤至关重要，因为钨蚀刻不足会导致字线短路，进而损坏存储串。而过度蚀刻通常会导致器件性能下降。

在最新的3D NAND芯片中，存储单元堆叠结构制造完成后，会通过晶圆键合技术与下方的控制逻辑连接。声学显微镜是检测关键晶圆界面处空隙的常用方法。

多年前，为了更好地测量垂直孔内部，这些技术已从可见光波段扩展到红外波段。

“对于3D NAND闪存，IRCD技术已在量产应用中得到验证，可用于高纵横比z轴轮廓测量，”Keller说道。他指出，虽然关键尺寸小角X射线散射（CD-SAXS）技术也已在制造环境中得到验证，尤其是在层间倾斜和套刻测量方面，但CD-SAXS的吞吐量无法与光学方法相媲美。因此，CD-SAXS可能被选择性地应用于其他方法无法提供相同信息的领域，例如确保不同存储孔层之间的良好套刻。

红外关键尺寸计量(IRCD) 之所以能够提供垂直方向的轮廓灵敏度，仅仅是因为其工作波长范围以及超晶格中的介电层（氮化硅和二氧化硅）。与光学关键尺寸计量 (OCD) 类似，IRCD 也是一种间接测量方法，它依赖于光谱响应与关键尺寸 (CD) 测量的穆勒矩阵相关性。为了满足大批量生产的需求，IRCD 需要以与 OCD 系统相当的处理速度，捕捉晶圆内以及晶圆间的 CD 变化。

“中波和长波红外波段的介电材料具有吸收峰，这些吸收峰取决于分子中存在的键类型（例如，SiO₂的吸收峰是由于其在1000cm⁻¹附近的‘伸缩振动’而形成的强Si-O键）。吸收峰的振幅和宽度随波长变化，因此会调节光的穿透深度，”Keller解释道。“其次，与紫外-可见-近红外光谱仪相比，由于红外波段的高频振荡较少，因此在红外波段建立OCD模型速度更快，这在计算上具有优势，因为RCWA（严格耦合波分析）计算中所需的谐波更少。”

IRCD可用于测量沟道孔CD以及第一层和第二层沟道孔上的氮化硅凹槽。测量氮化硅凹槽至关重要，因为自对准电荷陷阱层中的电荷限制有助于防止横向电荷迁移，从而提高存储器件的数据保持性能。

将现有工具扩展到测量深层结构中的关键尺寸时，一个根本性的挑战是侧面薄膜对信号的吸收。“如果薄膜层没有吸收，理论上就没有限制，但由于光谱分辨率或参数相关性的损失，建模可能会变得非常困难，”凯勒说。

电子束工具通常能提供比光学系统更详细的缺陷分析。近年来，应用材料公司和科磊公司开发了高着陆能量系统，用于放大高深宽比孔洞的缺陷。

采用30keV高能量电子束进行计量，可以穿透高纵横比（AR）孔。通过检测背散射电子和二次电子，可以识别数微米深处的目标缺陷。高能量电子束还可以指示存储器孔中残留钨的状况。深度学习有助于ADC运行期间的缺陷分类，同时还能区分干扰缺陷和致命缺陷。

应用材料公司的高能电子束系统采用冷场发射枪，以更窄的电子束向结构输送更多电子。该工具可提供高达60keV 的着陆能量。

但芯片制造商在使用高能量电子束时非常谨慎，因为电离辐射可能会损伤敏感的NAND层，尤其是介电层。任何对电荷陷阱区域的意外改变都可能影响器件的阈值电压，从而降低性能或长期可靠性。

利用电子束点扫描系统进行电压对比度检测，是识别关键热点的有效手段。该方法常用于器件学习或爬坡阶段，此时热点虽然极其罕见，但仍然存在。

“当人们说‘我想看看热点’时，他们以为只要看一两个热点就能发现问题。但随机缺陷既有确定性因素，也有统计性因素，”PDF Solutions总裁兼首席执行官John Kibarian 表示。“所以实际上，我需要查看 100 亿到 200 亿个热点才能找到一个失效的。热点的失效率虽然高于最低水平，但仍然非常非常罕见。而这正是如今在热点分析中需要挖掘的关键所在。”

软件在找出这些热点方面发挥着关键作用。“这才是真正的挑战——确定在电子束工具中应该关注哪些区域，才能在合理的时间内查看数百亿个点，”基巴里安说。

另一种采用替代电子源的电子束技术或许能有效识别NAND闪存的缺陷。Kioxa公司近期宣布，正在评估一种基于GaN的电子束工具，用于3D NAND应用中的缺陷检测。该GaN电子束系统由名古屋大学天野-本田实验室和初创公司Photo Electron Soul联合开发，有望实现非接触式缺陷检测、电学检测和轮廓测量。该系统采用选择性电子束辐射和实时光束强度控制，最大限度地减少光束偏差，从而增强缺陷检测和故障根本原因分析。

另一种检测高纵横比孔内缺陷的有效方法是X射线检测，包括X射线CT（计算机断层扫描）。X射线检测技术总体上受益于X射线源和检测方法的最新改进。“随着全包围式结构的应用，对计量技术的需求日益增长，”布鲁克公司产品营销经理Juliette van der Meer表示， “我们推出了一款新型X射线检测工具，它拥有更高的X射线源功率和更先进的探测器，能够满足大批量生产的需求。”

最后，在存储单元结构构建完成后，NAND芯片制造商会将“阵列下CMOS”芯片键合到NAND存储单元上。在此过程中，声学显微镜被证明有助于识别混合键合或熔融键合工艺中晶圆之间的微小空隙。

声学显微镜通过水介质发送高频信号来识别键合晶圆中的缺陷。诺信测试测量公司采用的一种方法是在高速旋转晶圆的同时，使用瀑布式换能器进行非浸没式扫描，从而最大限度地降低污染或误判的风险。换能器类型（频率）的选择取决于具体应用，可提供一系列焦距，用于检测键合晶圆或键合芯片晶圆应用中的空隙。

尽管上述方法均为非破坏性方法，但破坏性方法可以通过聚焦离子束刻蚀结合扫描电子显微镜（FIB-SEM）对器件进行横截面分析，从而观察器件晶圆的实际横截面。在工艺开发和量产阶段，FIB-SEM 方法可以揭示特征蚀刻不完全、弯曲或扭曲，尤其能够发现通道孔之间的差异。

高度微缩特征中诸多微妙而复杂的良率限制因素的难度日益增加，使得虚拟晶圆制造、工艺建模和虚拟计量技术越来越受欢迎。这些技术的结合有助于在器件投产时确定最佳计量采样率。芯片制造商可以评估计量精度和测量速度之间的权衡。虚拟制造还有潜力通过用快速、大规模的虚拟实验设计(DOE) 替代有限且耗时的基于晶圆的实验设计，从而加速半导体开发周期。

来自Lam Research 旗下公司 Coventor 的工程师们利用虚拟工艺建模和计量技术，量化了孔径变化范围以及通道从顶部到底部的锥度。[4] 他们模拟了氧化物/氮化物交替层叠的结构，并计算了通道顶部和底部的面积与高深宽比刻蚀工艺的关系。

“在标称刻蚀条件下，通道顶部到底部的CD变化可以清晰地观察并进行数值量化。为确保通道刻蚀到达底部触点，每个堆叠层的侧壁角度必须大于88°，否则刻蚀无法到达通道底部。通过引入这种虚拟计量和统计过程变异，可以在进行大量试错硅片之前优化各种通道刻蚀工艺参数的工艺边界，”作者指出。

3D NAND 器件在计量测量和缺陷检测方面带来了新的挑战。由于其包含大量高深宽比孔洞且蚀刻工艺难度较高，芯片制造商需要结合红外对比衍射 (IRCD)、X射线检测、高能量电子束蚀刻以及电子束电压对比度等多种技术，才能“看清”深层结构内部，寻找残留物、蚀刻不完全以及缺陷造成的结构弯曲和非垂直轮廓。

随着Kioxa、三星、美光和 SK 海力士等公司准备推出具有更高堆叠、更小缝隙和更小内存孔的下一代 NAND，要实现这些复杂内存阵列的良率目标，需要采取全员参与的方法。