据业内消息，三星电子与 SK 海力士在下一代 HBM 逻辑晶圆工艺开发上展现出了截然不同的技术路线差异。

三星电子计划以性能为最优先，积极采用超微缩工艺；SK 海力士虽也根据客户需求推进工艺微缩，但基本采取侧重成本优化的战略。两家企业的技术战略判断，未来将引发怎样的市场格局变化，备受关注。

逻辑晶圆负责 HBM 的控制芯片功能，位于多个 DRAM 垂直堆叠的核心晶圆下方，通过物理层（PHY）将 HBM 与 GPU 等系统半导体连接，实现高速数据传输。

逻辑晶圆在 HBM 中的重要性正持续提升。随着 HBM 世代演进，单引脚处理速度提升、DRAM 堆叠层数增加，对逻辑晶圆的性能要求也水涨船高。为此，三星、SK 海力士从HBM4开始，已将逻辑晶圆从原有 DRAM 工艺转向更先进的晶圆代工工艺生产。

三星是目前最积极采用先进工艺做逻辑晶圆的企业。早在 2023 年，三星就将 HBM4 逻辑晶圆工艺从原定 8 纳米上调至4 纳米。

更进一步，为迎接从 HBM4E 正式开启的定制化 HBM 时代，三星正将逻辑晶圆设计推进到最高 2 纳米。2 纳米是自去年下半年开始量产的最尖端晶圆代工工艺，目前由系统 LSI 事业部内的定制 SoC 团队开发针对各客户的最优芯片。

知情人士表示：“HBM 客户希望在下一代产品中同时实现更低功耗、更高带宽，三星内部认为，逻辑晶圆工艺升级是解决这一需求的根本方案。今年相关研发将拿出具体成果。”

SK 海力士通过中国台湾主要代工厂台积电生产逻辑晶圆，HBM4 采用12 纳米工艺。SK 海力士同样计划在HBM4E上采用最高3 纳米工艺，原计划最高 4 纳米，近期因客户需求与性能提升等原因上调。

但客户需求不高的 HBM4E 产品，仍计划沿用与现有 HBM4 相同的12 纳米工艺。尽管近期外界指出其 HBM4 逻辑晶圆性能落后于主要竞争对手三星，SK 海力士仍决定保留现有工艺。

业内解读，SK 海力士不追求逻辑晶圆性能无条件提升，而是优先成本优化。综合公司内外消息，SK 海力士对 HBM4E 逻辑晶圆工艺升级持相对保守态度，转而希望通过新型封装技术等其他领域实现技术突破。

知情人士表示：“SK 海力士判断，以现有逻辑晶圆工艺完全足以应对 HBM4E。如果认为性能存在严重问题，早就会调整工艺。与竞争对手不同，公司认为逻辑晶圆工艺激进升级的性价比不高。”