随着分布式能源的大规模接入、配电网络拓扑的日益复杂化以及全社会对高质量电能的依赖度不断攀升，供电可靠性已不再仅仅是衡量电网服务水平的一项常规指标，而是维系工业生产与现代社会运转不可逾越的生命线。在这一演进过程中，如何在线路发生突发故障的瞬间，实现秒级感知、米级定位，成为了新一代智能电网建设亟待攻克的关键技术高地。
面对挑战，兆易创新依托自研高性能MCU与完整模拟信号链，创新推出高集成、低功耗的行波测距参考方案，为电网设备自主可控与智能化演进筑牢根基。近日，兆易创新PMU事业部资深工程师舒先来在专题演讲中深入剖析了该方案特性，全面展现了公司赋能电网技术升级的决心与准备。
原理与趋势：行波测距的核心价值
在智能电网设备生态中，继电保护、FTU/DTU 及融合终端共同维系电网安全运行，而行波测距技术因能快速精准定位故障点、大幅提升抢修效率，占据不可替代的核心地位。
其物理原理在于捕捉故障瞬间激发的暂态阶跃信号（行波）。该信号沿线路高速传播，架空线与电缆中波速分别约为 300m/μs 和 200m/μs。通过在关键节点部署高精度采集设备记录到达时间差，结合单端法（波速与往返时差）或双端法（线路总长与两端时差）即可计算故障位置。随着 2025 年 3 月《配网分布式行波测距系统技术规范》全面推行，该技术市场正迎来爆发式增长。
行波测距的工程化落地面临多重技术挑战。行波信号是持续时间极短的暂态高频信号，其波头时刻的准确捕捉对采样率提出了极高要求——采样率越高，理论定位精度越高，但实际测距误差还受到波速估计、时钟同步、前端带宽及算法性能等因素的综合影响。传统方案多依赖FPGA实现高速数据采集与处理，导致成本高、功耗大、开发难度高等问题。正是在这一背景下，兆易创新推出了基于自研高性能MCU与高速ADC的完整行波测距解决方案。
架构突破：无FPGA低功耗创新方案
兆易创新的行波测距方案不仅实现了低成本与低开发门槛的统一，更将系统总功耗严格控制在1瓦以内。同时，兆易创新通过提供从核心器件到参考设计的全方位支持，为电网设备厂商筑牢了供应链安全防线。该方案还集成高精度GPS时间同步功能以兼容单、双端测距场景，并为客户复杂的定制化算法预留了充足的底层算力资源。
舒先来表示，该方案的系统架构高度贴合工业级应用要求。其前端支持12～36伏宽压输入，完美兼容电网最常用的24伏供电环境。4路行波信号经专用前端滤波与缓冲网络后，进入高精度ADC进行同步采样。为妥善处理瞬态数据流，系统外扩了一颗32MB的SDRAM，并预留了以太网、串行外设接口（SPI）、通用异步收发传输器（UART）及USB等丰富的通信接口。
兆易创新配套推出的PCB开发板在实测中展现出优异的性能。行波通带精准设定在200Hz～1MHz，有效滤除带外噪声；在1000Hz条件下的SINAD达72.54dB，总谐波失真（THD）低至-78.46dB。更重要的是，在保障海量数据吞吐的前提下，系统峰值总功耗仅为989mW（其中MCU及内存占531mW，ADC占111mW），从根本上缓解了终端设备的散热压力。
在开发支持方面，兆易创新还为客户提供了完整的评估套件，包括行波测距评估板及使用指南、原理图与PCB图纸、参考源代码、测试报告以及全流程的技术支持服务。从器件选型到参考设计，兆易创新实现了系统级的全链路支持。
硬件基石：全链路自研芯片矩阵
行波测距方案的性能优劣，归根结底取决于核心器件的水平。兆易创新在这一方案中汇集了其模拟与数字产品线的多款自研芯片，涵盖高速ADC、高精度基准源、高速运算放大器、低噪声放大器以及完整的电源管理器件。
在模拟信号采集前端，方案采用了GD30AD3584作为核心ADC。该芯片具备16bit分辨率与4MSPS采样率，支持4通道同步采样和全差分输入，共模输入范围为0.2V~VREF-0.2V。其片内支持过采样以及18bit高精度模式，动态范围达93dB，SFDR为-105dB，THD为 -103dB，并配备4SPI高速串行接口与超出范围告警功能。
围绕ADC的信号链调理，GD30AP8054高速放大器承担了关键任务，该器件具备102M增益带宽积与105V/us压摆率，输出电流达±60mA，且建立时间到0.1%仅需66ns。配合使用的GD30AP721/722/724系列运放支持轨到轨输入和输出（RRIO），具备11MHz增益带宽积，并内置RF/EMI滤波器。
GD30VR3100高精度电压基准源具备0.05%的高精度与3ppm/°C的低温漂，低噪声达1.5uVpp/V，长期稳定性优异。在系统电源管理方面，GD30LD3137低噪声LDO输出电流可达1.2A，具备4.4uVrms超低噪声与40dB@500KHz的高PSRR，并支持可配置软起动，确保了系统的稳定运行。
构成整个方案中枢的是GD32H757高性能M7处理器。该MCU主频高达600MHz，能够将80%的庞大算力完全留给用户进行算法开发。此外，芯片内部还保留了大量可用外设资源，包括1个SPI、4个UART、38个ADC通道、11通道DMA及13个定时器，为系统的后续扩展提供了充足的空间。
兆易创新作为国内少数同时具备MCU与模拟芯片研发能力的半导体企业，在行波测距方案中实现了从数字处理器到模拟信号链的全链路自研。这种协同设计能力使其能够率先响应电网新标准的要求，并针对客户痛点快速推出定制化方案。
在新型电力系统加速构建、电网关键设备国产化替代需求日益迫切的时代浪潮下，兆易创新正以全方位的系统级支持，为行业客户铺就一条安全、可靠、高性能的完整产品落地路径，持续为中国智能电网的自主可控与高质量跨越式发展注入强劲的国产“芯”动能。
VIP复盘网
