扫码体验VIP
网站公告:为了给家人们提供更好的用户体验和服务,股票复盘网V3.0正式上线,新版侧重股市情报和股票资讯,而旧版的复盘工具(连板梯队、热点解读、市场情绪、主线题材、复盘啦、龙虎榜、人气榜等功能)将全部移至VIP复盘网,VIP复盘网是目前市面上最专业的每日涨停复盘工具龙头复盘神器股票复盘工具复盘啦官网复盘盒子股票复盘软件复盘宝,持续上新功能,目前已经上新至V6.5.7版本,请家人们移步至VIP复盘网 / vip.fupanwang.com

扫码VIP小程序
返回 当前位置: 首页 热点财经 华为韬定律,再次被更新!

股市情报:上述文章报告出品方/作者:半导体产业纵横;仅供参考,投资者应独立决策并承担投资风险。

华为韬定律,再次被更新!

时间:2026-09-04 21:48
上述文章报告出品方/作者:半导体产业纵横;仅供参考,投资者应独立决策并承担投资风险。

华为何庭波再次更新韬定律论文,麒麟2026实测数据首次公开。
9月4日,华为半导体业务部总裁何庭波再次在中国科学院科技论文预发布平台ChinaXiv发布论文《Huawei‘s τ Chip Was Supposed to Melt?》 。这是继5月25日发布韬定律V1版本、7月3日更新V2版本之后,何庭波在不到四个月时间内第三次就韬定律发表学术论文。
 论文核心:回应3D堆叠“高密度等于高发热”行业质疑
此次论文的核心议题,是回应半导体行业长期存在的一个技术疑虑:3D堆叠芯片是否必然面临严重的发热问题。
在传统认知中,将更多晶体管堆叠到同一面积内,单位面积的功率密度必然上升,热量难以散出。但何庭波在论文中提出了一个反直觉的结论:芯片消耗的能量,并不只来自晶体管的计算,还来自数据在芯片内部的移动。
“一个人在工作日里消耗的能量,并不主要来自坐在办公桌前工作的那几个小时,通勤同样需要消耗大量能量。”何庭波在论文中用这一比喻阐释其核心观点。芯片也是如此,在典型的智能手机工作负载中,动态功耗可能占总功耗的约90%,而动态功耗除了晶体管开关,还包括信号在金属连线中的传输。
 麒麟2026实测数据,晶体管密度跃升55%
论文首次公开了首款完整“韬芯片”,即麒麟2026的详细实测数据。
作为LogicFolding(逻辑折叠)技术落地的首款移动SoC,麒麟2026的晶体管密度从上一代的1.55亿/平方毫米提升至2.38亿/平方毫米,增幅达55%。这一提升幅度相当于过去三年依靠传统工艺微缩取得的全部成果。更值得关注的是功耗表现。在同等性能测试条件下,对比前代平面架构的麒麟9030 Pro,麒麟2026的NPU功耗下降66%,GPU功耗下降58%,CPU性能大核功耗下降41%。论文解释称,LogicFolding大幅缩短信号走线长度,直接削减了占据功耗大头的互连电容开销。
在具体工程参数方面,麒麟2026实现了1.5μm的混合键合节距,拥有5000万根垂直互连。论文还披露,下一代麒麟2027已达成1μm键合节距,垂直互连数量突破1亿根,预计三年内将实现720nm顶层金属节距。何庭波在论文中写道:“我们能预见的τ的每一个未来,都成于功耗、亦败于功耗。时间余量是手段,能量才是锦标。”
 一百天,三级跳
韬定律的提出与迭代脉络清晰可循。5月25日,何庭波在2026国际电路与系统研讨会(ISCAS)上正式发表“韬(τ)定律”,提出以“时间缩微”替代“几何缩微”作为半导体与电子系统演进的新指导原则。这是中国企业首次在全球半导体领域提出引领产业发展的新原则。
7月3日,何庭波在ChinaXiv发布V2版本论文《面向多层级电子系统的时间缩微理论》,补充了大量工程落地细节与实测量化数据。V2版本展示了两项生产规模的工程验证成果:在移动SoC领域实现55%的晶体管密度跃升和41%的能效提升;在AI系统领域,预计到2035年硬件集成度将增长超过100倍。截至7月5日,该论文点击量已超28.8万次,下载量约6万次。
9月4日的最新论文,则进一步将讨论焦点从理论框架和工程数据转向了功耗与发热这一核心工程挑战。从5月25日的V1到9月4日的最新论文,韬定律在约100天内完成了从理论提出到工程实证、再到功耗验证的三级跨越。
韬定律的提出与持续完善,正在引发半导体产业链的深层变革。券商分析认为,EDA、晶圆代工、制造设备是在韬定律路径指引下受影响最大的三个环节。在芯片设计环节,设计方法需要从2D全面转向3D,EDA工具链将因此被重构。海通国际则认为,韬定律的核心意义不在于短期直接替代EUV或先进制程,而在于中国半导体产业正从单点工艺转向系统创新。
 全球3D集成赛道竞争升温
值得注意的是,全球主要半导体厂商在3D集成与堆叠技术方向的布局正在同步加速。
台积电近期在2026年北美技术论坛上披露了其SoIC 3D先进封装技术的最新演进路线,明确提出将在2029年实现更紧密的芯片互连。9月1日,台积电公开宣示加速推动3DFabric三维硅堆叠平台。
英特尔正通过位于新墨西哥州的先进封装厂区积极推进Foveros 3D堆叠、EMIB硅桥接等技术。此外,英特尔还在开发无中介层的XBM技术,旨在实现内存直接在CPU上的3D堆叠。
三星则于9月初发布了CUBE 3D存储战略,并于8月首次公开了堆叠层数超过400层的V10 BV-NAND闪存。三星还展示了行业首款zHBM与zNAND-O概念模型。
从行业趋势来看,3D集成已成为全球半导体产业的共同技术方向。不同之处在于,台积电、英特尔、三星等厂商的3D堆叠技术主要依托先进制程工艺推进,而华为的韬定律则试图在减少对EUV光刻机依赖的情况下,通过架构层面的逻辑折叠实现性能突破。
 首款韬芯片即将接受市场检验
按照华为此前披露的规划,搭载麒麟2026芯片的终端产品将于2026年秋季正式面世。何庭波此前在接受《人民日报》采访时表示,从性能、集成度、晶体管密度等方面看,相比2025年的提升是跳跃性的。
“未来5年到10年,我们有信心在‘韬定律’下稳步前进。这个‘加速度’可以跟另外一条路径相比,不会越来越远,只会越来越好。”何庭波说。
随着秋季产品发布临近,韬定律将正式从学术论文和工程验证走向消费者市场的检验。这颗芯片能否在真实使用场景中兑现论文中的性能与功耗承诺,将是接下来行业关注的焦点。

股票复盘网
当前版本:V3.0