近日，英伟达Spectrum-X Ethernet Photonics CPO交换芯片宣布全面量产，首批产品交付CoreWeave、Lambda Labs与甲骨文，成为全球首款实现规模化商用的200G/lane CPO交换机系统。

这一节点的意义远不止一款产品落地，它标志着CPO（共封装光学）正式走出实验室，从行业远期路线图变成了AI数据中心的现实选型。

几乎同期，SK海力士联合全球顶尖学术机构在《自然·电子学》发表CPO技术路线图论文，将光互连的战场从网络进一步推向内存接口。

一个做算力、一个做存储，不约而同地把筹码押在了CPO这同一个方向上——这绝非巧合。

另外值得关注的是，近段时间来CPO领域动态不断：AMD披露MI500加速器的CPO路线图、台积电PIC产能加速爬坡、三星发布300mm硅光代工平台完整规划、格芯以纯硅光代工身份切入供应链、英特尔继续推进计算原生光I/O布局...

全球顶级芯片与代工企业悉数下场，一场围绕下一代算力互连的技术竞赛已经全面打响。

要理解CPO为何突然成为巨头们的必争之地，首先要看清传统方案正在触碰的物理天花板。

众所周知，传统芯片间的数据传输，靠的是铜线走电信号。在数据中心内部，光模块与交换机芯片之间的电连接，已经吃掉整体功耗的30%以上。电信号在铜线中传输，距离越长、速率越高，能耗就越大。

当数据速率向800G、1.6T迈进时，铜线能承载的距离越来越短。SK海力士援引的数据更为直观：运算性能每两年增长约3倍，而互连带宽仅增长1.4倍。这道被称为“带宽墙”的剪刀差，正在勒住AI扩张的天花板。

传统可插拔光模块的架构逻辑很简单：交换ASIC芯片输出电信号，经过十几厘米PCB铜线到达前面板的光模块，在模块内部完成电光转换。问题就出在这段“长长的铜线”上。电信号在铜线上跑，距离越长，损耗越严重，为了把信号“救回来”，就需要DSP信号补偿芯片，而DSP芯片功耗极高。当集群从万卡走向十万卡，交换机端口数量成千上万，大量端口叠加之后，额外功耗和信号损耗会成为整个算力集群的沉重负担。

可以预见，传统“交换芯片 可插拔光模块”的分离式架构，正在逼近铜基电互连的物理极限。

CPO将光引擎进一步靠近处理器，通过缩短电信号传输距离，提升带宽与能效

（图源：SK海力士）

CPO的本质是架构重构：将硅光子引擎（PIC）与交换芯片、计算芯片封装于同一基板，让光接口离芯片更近，甚至直接长在芯片旁边。电信号传输距离从十几厘米的PCB走线压缩到几毫米级别，信号刚从计算芯片出来，立刻交给光引擎完成电光转换。

这一变动带来了系统性的性能跃迁：

• 能效大幅提升：英伟达官方数据显示，Spectrum-X相较传统可插拔方案整机功耗降低约80%，链路损耗从22dB降至4dB，信号完整性提升64倍。
• 光源集约化：采用ELS外置集中供光架构，激光器用量减少75%，既降低了成本，也让故障点数量同步下降，设备平均无故障运行时间提升约10倍。
• 带宽密度跃升：摆脱面板物理空间限制后，单封装内可集成更多光通道，支撑单芯片102.4Tb/s乃至整机409.6Tb/s的交换容量。

更深层的意义在于，CPO让光互连第一次真正进入封装内部，成为与2.5D/3D封装、HBM堆叠并列的先进系统集成技术，而不再只是板级外设。

CPO并非单一技术标准，而是一场围绕“光电如何共封装”展开的路线竞赛。全球头部芯片与代工企业基于自身禀赋，走出了不同的战略路径。

英伟达是当前CPO商业化最激进的推手之一，也是唯一实现大规模出货的系统厂商。

2025年3月GTC大会首次发布，2026年1月纳入Vera Rubin平台，5月底投产，8月14日宣布全面量产——从概念到量产，CPO在英伟达手里只走了一年半。

据悉，首批客户名单包括CoreWeave、Lambda Labs、甲骨文等AI算力基础设施重度玩家，微软Azure、Meta及Nebius等云服务商也确认采用。

Spectrum-X Ethernet Photonics基于新一代Spectrum-6交换芯片构建，单颗芯片交换容量达102.4Tb/s，是上一代Spectrum-4的两倍。旗舰机型SN6800在5U机箱内堆叠4颗ASIC，总带宽达409.6Tb/s，支持512个800Gb/s端口。

更值得关注的是性能数据背后原因。相比传统可插拔方案，英伟达CPO方案使激光器数量减少约75%，整机功耗降低约80%，平均故障间隔时间提升10倍，链路损耗从最高约22dB降至约4dB，信号完整性提升约64倍。

英伟达的决心不止体现在产品上。仅2026年7月，英伟达就向Coherent和Lumentum两家光学公司合计投资20亿美元，加上其他布局，构建起约40亿美元的光学战略。

综合来看，CPO不只是网络设备升级，更是英伟达GPU生态的延伸。通过将交换机与GPU、网络软件深度绑定，英伟达正在把AI集群从“GPU 白牌交换机”的混搭模式，推向全栈一体化的封闭生态，进一步抬高客户迁移成本。

近日，SK海力士这家以存储芯片闻名的巨头，在《自然·电子学》上发表了一篇光互联论文——这一动作是AI算力产业链竞争升级的信号弹。

SK海力士是HBM的核心供应商，而HBM解决的是芯片级的内存墙——GPU算力再强，数据喂不进来也无济于事。但当集群规模扩大到机柜级、数据中心级，光互连就成了下一个瓶颈。

SK海力士布局CPO，本质上是从“芯片内带宽”向“集群间带宽”延伸。

SK 海力士提出的“以光为中心”（optics-centric）架构示意图。计算资源与内存资源分别组成 XPU 池和内存池，并通过光纤和光子中介层连接。

（图源：SK 海力士）

据了解，论文最前瞻的部分，是提出“以光为中心”的架构。在当前架构中，HBM与GPU之间仍使用电信号连接，物理空间约束限制了封装内可集成的HBM堆叠数量。光中心架构通过光子中介层将运算资源池与内存资源池用光信号直接连接，绕过物理空间约束。其核心价值在于“内存池化”——多个加速器可以共享一个远大于单个封装可容纳的内存池。

SK海力士的研究团队为下一代AI基础设施设定了明确的技术目标：单节点带宽超过100Tb/s、能耗低于1pJ/bit、芯片间延迟低于10纳秒。路线图清晰勾勒出从2D、2.5D中介层向3D异构堆叠的演进路径。

更值得注意的是，SK海力士透露下一阶段将探索基于Micro LED的超大规模并行光互连。尽管这仍处于技术研发阶段，但表明存储巨头对光互连的布局远比外界想象的深远。

如果说英伟达、SK海力士是CPO赛道的冲锋者，台积电就是那个在幕后搭建基础设施的“总工程师”。作为绝大多数CPO方案的工艺底座，台积电是当前硅光子产能的绝对主导者，其COUPE平台已成为行业量产标杆。

台积电在2021年推出了紧凑型通用光子引擎COUPE技术。COUPE采用SoIC-X无凸块铜-铜混合键合技术，将电子芯片直接放置在光子芯片之上，可实现芯片间界面的超低阻抗和更高的能效。性能验证显示，与引线键合3D微凸点互连相比，其信号速率提升70%、功耗降低40%。

台积电声称，COUPE通过其中介层集成架构，实现了5-10倍的电源效率提升、10-20倍的延迟降低。

台积电的野心不止于技术。据报道，台积电正洽谈收购友达位于中部科学园区的两座LCD面板厂，交易金额预计超过新台币300亿元。台积电真正看中的并非LCD产能，而是这些厂房背后的大尺寸制造能力——直接改造既有面板厂，能够缩短数年建设周期，快速建立510×510毫米等级的大尺寸封装生产能力。

台积电产能扩张的节奏同样惊人。

据法人估计，台积电PIC产能将由2026年初的每月约500片快速拉升至2026年第二季每月1万片，第四季再提高至每月1.5万片，2028年增加至少每月2.5万片。若以每片晶圆648颗die计算，2.5万片月产能对应年化PIC产出约1.94亿颗。

台积电的打法本质上是把光I/O视作3DFabric的又一个Tile——SoIC管垂直堆叠，CoWoS管2.5D布线与HBM共存，COUPE负责光口那一侧的芯粒。

2026至2027年，COUPE平台主要量产客户可能以英伟达、博通及AMD等头部企业为主。2028年产能扩充后，联发科、Marvell、Ayar Labs等厂商的CPO项目或将陆续导入。

三星入局CPO时间稍晚，是这场竞赛中的“追赶者”，但它的策略最为系统，试图打出一套组合拳——差异化的“垂直整合牌”，依托存储 晶圆代工 先进封装的全链条能力，走存储与光互连融合路线。

2026年3月，三星在OFC大会上正式发布300mm硅光子代工平台，宣布进军光通信市场，并公布了完整的光通信代工平台路线图。该路线图分四步走：2026年完成PIC量产准备；2027年实现基于热压键合技术的光引擎量产；2028年过渡到混合铜键合EIC-PIC垂直堆叠；2029年正式提供“交钥匙”式CPO全流程代工服务。

图源：芯联汇

这意味着到2029年，三星将不再仅仅是光芯片的代工厂，而将转型为涵盖设计、制造、封装和测试全流程的一站式解决方案提供商。

三星的300mm硅光子平台是其核心筹码。该平台基于成熟CMOS工艺，集成Si/SiN低损耗波导、MRM/MZM调制器、Ge/APD探测器，配套完整PDK与光电协同仿真工具，目标是实现高带宽、低损耗、高能效的光互连方案。平台验证了多种核心器件性能：Si单模波导损耗1.2dB/cm，SiN波导仅0.4dB/cm；MRM调制效率达52pm/V、微环调制器EO带宽最高74GHz。

对比来看，三星的差异化在于全栈能力，其目标是将硅光子技术应用于HBM、系统半导体和先进封装，建立一套完整的半导体量产体系——而这些正是台积电所缺乏的。有业内人士直言：“三星电子与台积电的真正较量，将在硅光子技术真正实现量产的那一刻拉开帷幕。”

当然，CPO的牌桌上不止上述几家。

与英伟达优先在交换机侧落地CPO不同，AMD直接把CPO能力延伸到AI计算加速器本身，AMD下一代旗舰AI加速器MI500已官宣引入CPO共封装光学技术，瞄准GPU间Scale-up互连场景，实现GPU端原生光互联。据悉，MI500预计2027年推出，采用台积电2nm工艺与CDNA6架构，搭载HBM4E内存，产业链分工上由格芯提供硅光PIC制造，日月光完成共封装集成。

去年5月，AMD收购硅光子初创团队 Enosemi， 加码 CPO共封装光学。据悉，Enosemi致力于提供基于硅光技术的芯片小封装、定制硅晶片及知识产权产品，用于集成到其他工艺中。目前的产品包括16x112G（1.6Tb）的发送和接收芯片小封装。

AMD表示，Enosemi将帮助AMD快速提升支持和开发在下一代AI系统中集成各种硅光子技术、整合封装光学方案的能力，此次收购可进一步将AMD领先的CPU、GPU、自适应SoC与增强的网络、软件、系统集成技术高度整合，巩固AMD提供全栈AI解决方案的能力。

AMD聚焦于差异化策略：走开放生态路线，配合UALink互联协议与Helios机架系统，构建不绑定私有协议的大规模光互联集群，对标英伟达封闭生态，吸引倾向多供应商策略的云厂商客户。

博通是英伟达之外另一家CPO量产玩家。其Tomahawk 5-Bailly CPO交换机出货量约5万台。但整体来看，当前CPO在AI数据中心光模块中的渗透率仅约0.5%，仍处于商业化早期阶段。Yole判断大规模部署要到2028-2030年。

格芯（GlobalFoundries）2025年末收购AMF后成为全球最大纯硅光代工厂，走不抢封装主权、服务所有客户的中立路线。其SCALE光引擎平台符合OCI-MSA标准，PIC/EIC自主供应，搭配SENKO晶圆级可插拔FAU，兼容UMC、英特尔、三星等多家逻辑工艺。

图源：芯联汇

对客户来讲，GlobalFoundries不绑定CoWoS也不绑定EMIB，非英伟达系、非台积电流程的AI芯片厂商可外采格芯光引擎，回自有2.5D产线集成，是供应链多元化与第二来源的核心选项。

英特尔是业界少数把CPO首要场景定为计算晶粒Scale-up的厂商，其路线更偏向“芯粒级光接口”而非交换机光引擎。其OCI（Optical Compute Interconnect）芯粒集成InP片上激光与SOA，8对单模光纤通过8×DWDM实现64通道×32Gb/s、双向4Tbps带宽，能效5pJ/bit，电侧兼容PCIe 5.0与UCIe标准。

关键不在带宽数字，该架构优势在于：OCI不绑定以太网MAC，以UCIe作为芯粒间接口暴露给宿主XPU，可插入任何兼容UCIe的计算网格——Gaudi加速器、GPU、自研ASIC均可挂载光I/O。同时，英特尔还在布局玻璃芯基板 EMIB桥接，以放大光电混合中介层面积。

英特尔在CPO上的进度相对平缓，硅光产线仍以200mm为主，暂无明确的2026–2027大规模量产节点，收益窗口预计在2028年之后。有业内人士表示，英特尔认为当Scale-up域超过NVLink/UALink电Mesh的覆盖半径与引脚密度，紧耦合XPU的光I/O芯粒会复刻“片上PCIe→UCIe”的迁移路径，但收益窗口大概率在2028后。

CPO带来的不只是技术升级，更是产业链价值的重新分配。

传统可插拔光模块时代，光模块厂商占据核心位置。进入CPO时代，先进封装、硅光芯片、激光器、高速基板、光电测试的重要性会明显提升。据披露，英伟达CPO供应链的五家供应商分工明确：台积电负责硅光子器件制造，Lumentum供应激光芯片，矽品负责芯片级封装测试，天孚通信负责激光器模块子组件组装，鸿海完成整机交换机系统组装。

传统可插拔光模块厂商，在这条新供应链里没有位置——它们不是被技术淘汰的，而是正在被分工方式淘汰。

当前，上游光芯片环节正在经历一轮罕见的同步扩产潮。Coherent、“易中天”（中际旭创、新易盛、天孚通信）等相继公布产能规划、积极扩产。TrendForce预测，CPO/NPO市场将从2025年的约1亿美元增长至2030年的超390亿美元。

但挑战同样不容忽视。

CPO的一体化封装设计意味着无法像传统可插拔光模块那样单独更换故障部件，设备运维难度和成本更高。热管理、制造能力和标准化仍是商业化需要解决的关键问题。

此外，据产业链一线人士反馈，目前多个行业挑战正成为决定CPO渗透速度的关键。

良率与翘曲：“三明治”封装的工艺难题。台积电COUPE架构本质是PIC、EIC、硅基板三片晶圆的“三明治”键合。单片晶圆翘曲相对可控，但三片以纳米级精度键合后，应力与翘曲问题被急剧放大，直接影响良率与可靠性。当前行业仍处于良率爬坡阶段，每提升一个百分点的良率，都意味着显著的成本下降空间。

测试效率：从电测走向光电同测。CPO测试是全新赛道，传统ATE设备只擅长电学测试，现在需要同步集成光学耦合、高速光电链路验证，设备复杂度大幅提升。 行业普遍采用四级测试插入点（Test Insertion）来管控成本：PIC晶圆级测试、EIC-PIC联合晶圆测试、光引擎裸片测试、ASIC 光引擎封装级测试。核心逻辑是测试左移——越早在低价值阶段筛除不良品，后端报废损失就越小。但效率瓶颈依然突出：现阶段单台高端测试设备每天仅能测试个位数晶圆，距离大规模量产所需的吞吐量还有数量级差距。多die并行测试、自动化光学对位是未来主要优化方向。

FAU与光纤耦合：精密制造的“地狱级难度”。FAU（光纤阵列单元）是CPO光路的入口，也是当前最棘手的工艺卡点之一。CPO方案普遍采用保偏光纤，8根光纤需在指甲盖大小的空间内同时完成角度校准，偏差不能超过0.0几度，一名熟练操作员一天仅能完成1–2个FAU。这一环节的产能与成本，直接决定了光引擎的规模化交付节奏。

上游材料：磷化铟成为战略瓶颈。CPO外置集中光源对高功率连续波激光器需求激增，而磷化铟（InP）是200G以上高速激光芯片唯一可规模化商用的衬底材料。当前全球高端InP衬底90%以上产能集中在住友电工、JX金属、AXT、Coherent四家，6英寸产线扩产周期长达18–24个月，单条产线投资超10亿元，叠加客户认证周期，供给弹性极低。英伟达已通过向Lumentum、Coherent合计投资20亿美元的方式长期锁定产能，InP衬底从普通原材料升级为决定交付能力的战略资源。

站在量产元年的节点回望，CPO带来的不只是一次技术升级，更是整个光通信与半导体产业的价值重分配。综合各方动态和行业观点，CPO时代的走向呈现出几个趋势：

• CPO与可插拔光模块是路线共存而非单线替代：2026年CPO在AI数通市场的渗透率不足1%。对于普通数据中心，800G、1.6T可插拔光模块依然够用。CPO更像是面向下一代超高带宽场景的重要补充，尤其是在AI集群、高速交换机、超大型数据中心等场景中价值更加突出。二者是迭代和共存关系，绝非简单的替代。

整体来看，CPO优先渗透交换机侧短距高速互连与高端AI集群Scale-up场景；NPO（近封装光学）作为折中方案，在制造复杂度与可维护性之间取得平衡，预计2028年Scale-up市场中与CPO各占约一半份额；可插拔光模块将退守中长距传输、楼宇互联与通用企业场景，1.6T/3.2T产品仍有3–5年主力生命周期。

• 光互连正从“横向扩展”走向“纵向集成”：英伟达率先在交换机侧实现了CPO量产，解决了集群内GPU之间的横向互连。SK海力士提出的“以光为中心”架构，则进一步将光互连推向GPU与HBM之间的纵向集成。从Scale-out到Scale-up，光正在从机柜之间一路渗透到芯片封装内部。

• 产业竞争从“单点突破”转向“系统级整合”：台积电的COUPE、三星的交钥匙战略、英特尔的OCI芯粒——各家巨头的路线虽有差异，但共识高度一致：CPO不是某一个单点技术，而是一套复杂的系统工程，涉及硅光芯片制造、光电协同设计、先进封装、客户导入与量产能力。谁能在光电系统级集成上率先建立量产平台，谁就有机会在下一轮AI算力基础设施的竞争中占据制高点。

英伟达Spectrum-X的量产，只是光互连时代的序章。

当光接口从交换机面板一路推进到封装侧、逼近计算晶粒，半导体产业正在经历一次底层范式迁移——算力的瓶颈，正从“如何计算”转向“如何连接”， 半导体行业的竞争逻辑也随之被重新书写。

这场围绕CPO的军备竞赛才刚刚开始，而牌桌上的玩家们，已经用真金白银投下了各自的票。